Аналого-цифровой преобразователь

(088.8)и др. Полу1982, с. 4 АН ССС роводниковая7-459,О, кл, Н 3 ии Р 20 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБ АВТОРСКОМУ СВИДЕТЕЛЬСТ(57) Изобретение относится к измерительной технике и может использоваться для аналого-цифрового преобразования широкополосных динамическихсигналов. Целью изобретения являетсяповышение быстродействия и точности.Устройство содержит резистивный делитель напряжения из 2 резисторов, первый и второй входы которого соединены.с общей шиной и шиной опорного напряжения, а выходы - с первыми входамидвух групп компараторов. Измеряемыйсигнал 11 поступает через элемент Изобретение относится к измерительной технике и предназначено для аналого-цифрового преобразования широкополосных динамических сигналов.Цель изобретения - повышение быст родействия и точности.На фиг.1 изображено пре устройство; на фиг.2 - вре аграммы.Устройстделитель 1го напряжен во содержит резистивныйнапряжения, шину 2 опорноия, две группы компарато НЯО 1464289 задержки на вторые входы одной из групп компараторов и сравнивается со шкалой опорных напряжений делителя, с которой также сравнивается с помощью компараторов другой группы выходной сигнал 11 аналогового сумматора, на один вход которого поступает измеряемый сигнал, а на другой вход - сигнал с выхода масштабного усилителя, равный половине кванта шкалы делителя. В момент , по синхросигналу 8 результаты сравнений сигнала со шкалой делителя запоминаются в первом регистре и поступают на информа- ционные входы мультиплексора, а результаты сравнения сигнала Цсо шкалой делителя запоминаются во вто"мром регистре и к моменту й, преобразуются приоритетным шифратором в двоичный код Р старших разрядов оценки сигнала 11 (е,), в соответствии с которым на выходах мультиплексора выделяется значение младшего разряда оценки сигнала 11,(С,), и, таким образом, формируется Р+1-разрядная оценка. измеряемого сигнала, 2 ил. 2ров 3 и 4 с регистрами 5 и 6 на выходе (стробирующих компараторов), элеи мент 7 задержки, аналоговый сумматор 8, источник 9 смещения, выполненный на масштабирующем усилителе, приоритетный шифратор 10 и мультиплексор 11 Входные каскады первой и второй групп компараторов выполнены соответственно на транзисторах противоположной проводимости.На временных диаграммах (фиг,2) показаны измеряемый сигнал 11 на вто 1464289ЭО рых входах компараторов 3, входящихв состав трехразрядного устройства,)сигнал О на вьгходе сумматора 8, сиг"налы 0),Б на выходе делителя 1, величина П) опорного напряжения, величина Свремени преобразования исигнал 8 на входах синхронизациирегистров 5 и 6,Устройство работает следующим образом.На выходах делителя 1 формируетсяшкала опорных напряжений с квантомЦ / 2 Р, где 2 - число резисторов деРлителя 1. С этой шкалой сравниваетсясигнал Б) поступающий на вторыевходы компараторон 3 через элемент 7задержки, обеспечивающий такую жезадержку сигнала Ц, как аналоговыйсумматор 8, с помощью которого и20масштабного усилителя входной сигналсдвигается на величину полкнанта0 /2 опорной шкалы, С выхода аналогового сумматора 8 сигнал Б , равныйх ф0-И/2, поступает на вторые входыкомпараторон 4, Сравнение сигнала0 со шкалой делителя 1 эквивалентносравнению сигнала П со шкалой опор"ных напряжений, сдвинутой на полкванта Ц / 2" относительно шкалы делителя 1.Таким образом, в устройстве обеспечивается сравнение сигнала П суровнями напряжений четных квантов2 0 / 2) 41. / 2 2 Р Ц/ 2с уровнями напряжений нечетных квантов 13 /2 Р, Зц,/2"(2 Р) О //2 . В момент передним фронтомсигнала 8) поступающего на входысинхронизации регистров 5 и 6, результаты сравнения сигналаБ, со 40шкалой четных квантов запоминаютсяв регистре 5 и преобразуются приоритетным шифратором 10 к моменту с,в оценку Р старших разрядов сигналаП (Г, а результаты сравнений сигнала Б со шкалой нечетных квантовзапоминаются в регистре 6 и поступаютна информационные входы мультиплексора 11, на адресные входы которогопоступает код с выходов шифратора 10, 50В соответствии с этим кодом иэ всехрезультатов сравнений, записанных врегистр 6 в момент с , на выход мультиплексора поступает один результатсравнения сигнала Б (й,) с уровнем 55ближайшего опорного напряжения, которое отличается от сигнала Б(е,) навеличину, меньшую, чем Б / 2 , т.е.на выходе мультиплексора формируется значение младшего разряда Р+1"разрядного эквивалента сигнала 0)(С,).На временных диаграммах (фиг2)показаны сигналы трехразрядногоустройства, содержащего четыре компаратора 3 и четыре компаратора 4,В момент С, н регистре 5 запоминаетсяунитарный код двойки, так как сигналБ "И(т,) с 5 ) а в регистре бунитарный код двойки, так как сигналП с Ц(в) с 0К моменту с, код ре гистра 5 преобразуется приоритетным шифратором 10в двоичный код двойки, который поступает на старшие выходные шины устройства и адресные входы мультиплексора11. В соответстнии с этим кодом навыход мультиплексора 11 поступаетравный нулю результат сравнения сигнала П(1,) с опорным уровнем ПТаким образом, к моменту С, на выходах устройства формируется код 100)=-4, что соотнетствует сигналу 40)//8 с У(с,) с 5 Б/8В предлагаемом устройстве, содержащем делитель иэ 2 резисторов,обеспечивается формирование Р+1-разрядной оценки входного сигнала Б .Причем, поскольку средние входныетоки 1 , и 1 компараторов 3 и 4равны по величине, но противоположныпо направлению, то величина дифференциальной нелинейности от входных токов равна2 /1 р К+2 1 р К)/2,где 1 Р 1 в 1 вх1 в, - средний входной ток компа.раторов 3;1 всредний входной ток компараторов 4,Таким образом, устройство имеетв два раза лучшую разрешающую способность и в Ев,/1 Р раз меньшую дифференциальную нелинейность одновременно. формула иэобре тения Аналого-цифровой преобразователь) содержащий резистивный делитель напряжения, первый и второй входы ко. торого подключены соответственно к общей шине и шине опорного напряжения, а выходы соединены с первыми входами первой группы п-каскадных стробирующих компараторов, вторые входы которых объединены и подключены к выходу аналогового сумматора, первый вход которого является шиной входного сигнала, а второй вход сое1464289 динен с выходом источника смещения, а стробирующие входы первой группы и-каскадных стробирукюцих компараторов подключены к шине стробирующего сигнала, приоритетный шифратор, о т л и ч а ю щ и й с я тем, что, сР целью повышения быстродействий и точности, в него введена вторая группа и-каскадных стробирующих компараторов, мультиплексор и элемент за" держки, через которые шина входного сигнала соединена с первыми входами второй группы стробирующих компарато" ров, вторые входы которых обьединены с соответствующими входами первой группы и-каскадных стробирующих компараторов, причем входные каскады первой и второй групп и-каскадных Э 6а Фстробирующих компараторов выполненына транзисторах противоположной нРоводимости, стробирующие входы Второй 5группы п-каскадных стробирукщих компараторов соединены с,шиной стррбирующего сигнала, выходы через приоритетный шифратор соединены с управляющим входом мультиплексора и являются выходной шиной старших разрядов, .информационные входы мультиплексорасоединены с соответствующими выходами.;первой группы и-каскадных стробирующих компараторов, а выход являетсявыходной шиной младшего разряда, приэтом источник смещения выполнен намасштабирующем усилителе, вход кото"рого подключен к шине опорного напряжения,464289 Составитель В,МахнТехред Л.Олийнык Редактор Н,Рог Корректор И.Муска Подл ис ГКНТ СССР Производственно-издательский комбинат "Патент", г. ужгород, ул. Гагарина, 1 О аказ 833/58 Тираж 879 НИИПИ Государственного комитета 11 ЗО 35, Москва, Ж