Аналого-дискретное интегрирующее устройство

(71) Институт пров энергетике АН УСсвидетельсС 06 С 7/ анало ке, а ьнымдля быс емени,вышение змене ом ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ РСКОМУ СВИДЕТЕЛЬСТВУ 4) АНАЛОГО-ДИСКРЕТНОЕ ИНТЕГРИРУЮЕ УСТРОЙСТВО(57) Изобретение относится к цифровой вычислительной техни именно к гибридным вычислител устройствам, предназначенным рого и точного интегрирования вольно меняющейся функции вр Целью изобретения является по разрешающей способности при и интегрируемого сигнала в широ диапазоне. Поставленная цель достигается тем, что аналого-дискретное интегрирующее устройство содержит счетчик 9, вычитатель 15, счетчик 14, дешифратор 11 и счетчик 10, первый вход которого соединен с выходом блока 7 направления счета, а первый и второй выходы - соответственно с первым и вторым входами счетчика 9, первый выход которого подсоединен к первому выходу устройства, а второй и н третий выходы соединены соответственно с первым и вторым входами счетчика 14, второй выход которого соединен с третьим входом счетчика 9, а первый выход подсоединен к второму а выходу устройства и к первому входу вычитателя 15, второй вход которого соединен с вторым входом устройства, а выход - с первым входом дешифрато- ( ра 11. второй вход которого соединен с вторым выходом формирователя 8 счетного импульса, а выход - с вторым. входом счетчика 10. 4 ил.,именно к гибридным вычислительнымустройствам, предназначенным для делительйого и точного интегрированияпроизвольно меняющейся функции времени, и является усовершенствованиемизобретения по авт, св. Р 1377875.Пельш изобретения является повышение разрешающей способности при,широком диапазоне,Па Фиг, 1 представлена функцио-.нальная схема аналого-дискретного интегрирующего устройства;на фиг,2Функциональная схема одного из воз;.ч,можных вариантов выходного счетчика;на фиг, 3 - схема одного из возможных вариантов дополнительного счетчика; на Фиг. 4 - функциональная,схема одного из возможных вариантовсчетчика порядка.Аналого-дискретное интегрирующееустройство (фиг. 1) содержит аналоговый интегратор 1, компараторы 2 и3, блок 4 преобразованияполярностивходной Функции, элемент ИЛИ. 5, управляющий. триггер 6, блок 7 направления счета, Формирователь 8 счетного импульса, выходной счетчик 9, дополнительный счетчик 10, дешифратор,11, блок 12 определения полярностивходного сигнала, блок 13 Формирования порогового уровня, счетчик 14порядка и вычитатель 15.Выходной счетчик (фиг. 2) содержит сетчики старших 16 и младших 17разрядов и элементы ИЛИ 18 и И 19,Дополнительный счетчик (фиг, 3)состоит из элементов И-НГ 20-24, инверторов 25 и 26, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 27 и триггера 28.Счетчик 14 порядка (Фиг. 4) содержит счетчик 29, элемент И 30, эле-;15мент 4 ИЛИЕ 31, элемент ИЛИ 32 иФормирователь 33,Устройство работает следующимобразом.Входной сигнал поступает черезблок 4 на вход аналогового интегратора 1 со своим знаком, Как тольконапряжение на выходе интеграторадостигнет одного из пороговых уровней, срабатывает соответствующийкомпаиатор 2 или 3, который черезэлемент ИЛИ 5 и управляющий триггер6 изменяет знак подьштегральной функции на выходе блока 4, Это изменяет знак приращения интеграла на выходе интегратора 1. Таким образом, при знакопостоянном входном сигнале компараторы 2 и 3 срабатывают строго поочередно.При изменении знака входного сигнала один иэ компараторов срабатывает дважды подряд.Импульсы с выходов компараторов через элемент ИЛИ 5, формирователь 8 и дешифратор 11 поступают на счетный вход счетчика 10, на вход направления счета которого управляющий сигнал поступает с выхода блока 7.Чтобы накопленный результат интегрирования представить в виде мантиссы и порядка, счетчики 9 и 14 должны взаимодействовать следующим образом,При положительном направлении счетаувеличение порядка происходит при переполнении счетчика 9, т.е. когдаон находится в положении 1111 и поступает счетный импульс того же знакаТогда на третьем выходе счетчика 9 появляется перенос, который поступает на второй вход счетчика 14, увеличивая его порядок на единицу, при этом на его втором выходе появляется управляющий сигнал, который поступает на третий вход счетчика 9, устанавливая его старший разряд в единицу, при этом младшие разряды нули, т,е. 1000, При отрицательном направлении счета уменьшение порядка происходит, когда счетчик 9 находится в состоянии 1000 и поступает счетный импульс того же знака, Тогда на втором выходе счетчика 9 появляется перенос, который поступает на первый вход счетчика 14, уменьшая его порядок на единицу, при этом на его втором выходе появляется управляющийсигнал, который устанавливает старшийразряд счетчика 9 в единицу, приэтом младшие разряды единицы, т,е,1111,Благодаря такому взаимодействиюсчетные импульсы, поступающие навход счетчика 9 с постоянной интегрирования, накапливаются как результат интегрирования в виде мантиссы и порядка.Постоянная интегрирования Фл зависящая от порядков Р и Р, обеспечивается счетчиком 10, который представляет собой реверсивный счетчик, в каждом БП; разряде которогоимеется И, счетный вход. Максималь 3 1 ч 3ное количество разрядов ИИн счетчика10 определяется какИЪ = Рхи + Ргмьгде Рн и Рц - максимальные значения порядков, а количество разрядов, определяющих постоянную интегрирования .Г, номер И счетного входа счетчика 10, определяется какИг = Ъе Рх) +ЪВычитатель 15, используя значения порядков Р и Р , вычисляет количество разрядов, необходимое для обеспечения постоянной интегрирования а дешифратор 11 преобразует вычисленное значение в номер М, счетного входа счетчика 10, передавая на этот вход счетные импульсы, поступающие на второй вход дешифратора 11. 2563 4Формула изобретенияАналого-дискретное интегрирующееустройство по авт. св. У. 1377875,о т л и ч а ю щ е е с я тем, что,с целью повышения разрешающей способности при изменении интегрируемогосигнала в широком диапазоне, в неговведен счетчик порядка интегрированияи вычитатель, первый вход которогоявляется входом задания порядкавходного сигнала, а второй вход подключен к информационному выходусчетчика порядка интегрирования, яв ляющемуся дополнительным выходомустройства, выход вычитателя соединенс информационным входом дешифратора,прямой и инверсный выходы переносавыходного счетчика подключены к вхо О дам сложения и вычитания счетчикапорядка интегрирования, выход переноса которого подключен к входу установки старшего разряда выходногосчетчика..Васильева О а 4/ Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектна каэ 5444/44 Тираж ВНИИНИ Госу по делам 313035, Москваарственного к изобретений и Ж, Раушск Подписн мнтета С открытий я наб