Суммирующее устройство

,С.КисленкоЛ.А.Жигач88,8) .идетельствоб Г 7/50, 1тельство СС6. Г 7/50, 1 ССР .84,Р 83. Е 6. 2 и ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗОБРЕ К АВТОРСКОМУ/ СВИДЕТЕЛЬСТВУ(57) Изобретение относится к вычислительной технике и может быть использовано при разработке быстродействующих устройств обработки цифровой информации. Цель изобретения -упрощение устройства за счет измене"ния алгоритма преобразования разряд-.ных срезов и преобразования уплотненного кода в унитарный. Суммирующее устройство содержит постоянныйзапоминающий блок 1, первую и вторуюгруппы элементов И 2,3, группу элементов задержки 4, преобразовательдвоичного кода в уплотненный код 5,Для достижения цели изобретения вустройство введена группа элементовИзобретение относится к вычислител цой технике и может быть использовано при разработке быстродействующих устройств обработки цифровой инФормации.Цель изобретения - упрощение устройства.На фиг,1 представлена структурнаясхема суммирующего устройства; нафиг,2 - размещение информации в постоянном запоминающем блоке для случая обработки 5 операндов,Суммирующее устройство содержитпостоянный запоминающий блок (ПЗБ) 1, 15первую и вторую группы элементов И 2и 3 группу элементв задержки,преобразовательдвоичного кода вуплотненный код ,11 ДУ), группу элементов НЕ 6, причем первые входыпервой группы элементов И 2 подклэчецы к входу 7 синхронизации устройства, входы ПДУ 5 соединены с выходамисоответствующих элементов 4 задержки,а выходы с и -го по 2 - с вторыми входами соответствующих элементов И 3второй группы, информационные входы8 устройства соединены с вторымивходами соответствующих элементовИ 2 первой группы, входы группы элементов НЕ 6 соедицеы с соответствующими выхоцами ПДУ 5, а выходы, кромеи-го элемента НЕ 6, соединены с первыми входами элементов И 3 второйгруппы, адресные вхсды ПЗБ 1 соединены соответственно с выходом и-гоэлемента НЕ 6, выходами элементовИ 3 второй группы и первым выходомПДУ 5, первый разрядный выход ПЗБ 1соединен с выходом 9 результата 40Фустройства,. а остальные разрядныевыходы подключены к входам соответствующих элементов 4 задержки,Ус грой ство раба та е т следующим о бр аз.ом.На входы 8 поступакт одноименные разряды всех слагаемых начиная с младших разрядов которые через элементы И 2 поступают ца входы ПДУ 550 в течение тактового импульса по входу 7, По второй части входов ПДУ 5, соединенных с выходами элементов 4 задержки, поступает признак переноса, сформированного в предыдущем такте суммирования 11 а выходе ПДУ 5 форми 55 руется уплотненный код, соответствующий количеству логических единиц в коде, который бьл подан ца его вход,Блок, включающий группу элементовНЕ 6, элементов И 3 и связь с первого выхода ПДУ 5, предназначен дляформирования унитарного кода изуплотненного. Сформированный унитар-:ный код активизирует одну из строкПЗБ 1, в результате этого считываются разряд результата на выход 9 ипризнаки переноса в следующий тактсуммирования, ко 3 орые поступают наэлементы 4 задержки. Общее число тактов вычисления суммыш= и СЕ., КД,где л - разрядность слагаемых;- количество слагаемых.Пусть необходимо просуммироватьследующие пять слагаемых: 10101,110110, 011101, 110111, 100101,Обрабатываемые срезы на выходеэлементов И 2 имеют вид: 10111,01010,11111, 10100, 01110, 1101,В течение первого тактового импульса, поданного на вход 7 синхронизации, ца вход ПДУ 5 подаются раз-.рядный срез младших разрядов слагаемых 1011 и признак переноса 0000,так как в исходном состоянии активизирована была первая строка ПЗБ 1,На выходе 1 ДУ 5 сформируется код000001111, а после преобразованияего в унитаРный получается код000001000. Полученный унитарный кодактивизирует четвертую строку ПЗБ 1,при этом на выход 9 результата поступает значение "0" а признак пе 9реноса равен 0011,Величина времени задержки сигнала,формируемая элементом 4 задержки,равна:Тси зэ где Т - период поступления синхроимпульсов;Г - задержка сигналов на ПДУ 5,ПЗБ 1 и блоке преобразования уплотненного кода вунитарный.К моменту поступления на входы ПДУ 5 второго разрядного среза, подаваемого в момент подачи второго импульса синхросигнала и равного 010 О, на вторую часть его входов поступит признак переноса 0011, На выходе ПДУ 5 сформируется код 000001111, а после преобразования в унитарный - 000001000, В ПЗБ 1 будет активизирована четвертая строка,при этом значение результата равно "0", а признака переноса - 0011.В третьем такте работы устройства на вход ПДУ 5 поступит код 111110011. После преобразования получим уплотненный код 001111111, а соответствующий ему унитарный равен 001000000, По данному адресу из ПЗБ 1 будут11 И считаны значение результата 1 и признак переноса, равный 0111,Аналогичным образом предлагаемое устройство продолжает работу до получения восьмого разряда суммы, Полученный результат равен 11011100, В седьмом и восьмом тактах на вход элементов И 2 поступают нулевые коды.Формула и з о б р е т е н и яСуммирующее устройство, содержащее постоянный запоминающий блок, первую и вторую группы элементов И, группу элементов задержки, преобразователь двоичного кода в уплотненный код, причем первые входы элементов И первой группы подключены к входу синхронизации устройства, входы первой группы преобразователя двоичного кода в уплотненный код соединены с выходами соответствующих элементов задержки группы, выходы преобразователя двоичного кода в уплотнен 61394ный код с и-го по второй (где и=2 щ; щ - количество операндов) соединены с первыми входами соответствующих элементов И второй группы с(и)-го по первый, о т л и ч а ющ е е с я тем, что, с целью упрощения устройства, в него введена группа элементов НЕ, причем информационные входы устройства соединеныс 1 вторыми входами соответствующихэлементов И первой группы, входыэлементов КЕ группы соединены с соответствующими выходами преобразователя двоичного кода в уплотненныйкод, выходы элементов НЕ группы,кроме п-го, соединены с вторымивходами соответсвующих элементов Ивторой группы, адресные входы посто янного запоминающего блока соединенысоответственно с выходом а-го элемента НЕ группы, выходами элементов Ивторой группы и первым выходом преобразователя двоичного кода в уплот ненный код, первый разрядный выходпостоянного запоминающего блока соединен с выходом результата устройства, а остальные разрядные выходыподключены к входам соответствующих 30 элементов задержки группы, выходыэлементов И первой группы соединенысоответственно с входами второй группы преобразователя двоичного кода вуплотненный код.1396139 Составитель И,ЕсенинТехред М,Дидик Максимишинец оррек едактор А.Лежнина одписное 50 Тираж 704 ВНИИПИ Государственного по делам изобретений 13035 Москва, Ж, Раув