Устройство для приема бинарных сигналов

Номер патента: 1385320

Авторы: Корба, Лазарев, Недильниченко, Шевченко

ZIP архив

Текст

СООЭ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН А 09) Ш) 51) 4 Н 04 1. 2722 НЫЙ НОМИТЕТ СССРОБРЕТЕНИЙ И ОТНРЫТИИ ОСУДАРСТ Г 10 ДЕЛАМ ИСАНИЕ ИЗОБРЕТЕНОРСНОМУ СВИДЕТЕЛЬСТВУ К(54) УСТРОЙСТВО ДЛЯНАРНЫХ СИГНАЛОВ(57) Изобретение относитсяЦель изобретения, - повыустойчивости. Устр-во содер образования сигналов, блок 2 обработкЮ сигналов, счетчик 3, дискриминатор 5 уров. ня, регистр (Р) 6, сумматор (С) 9. Блок 2 содержит линию 11 задержки, вычигающие блоки 12, С 13 и 14, блок 15 определения импульсной реакции и перемножители6. Введены блок 4 задержки, Р 7, триггер 8, компаратор 10. Р 6 н 7 содержат ячейки 17 памяти; С блока 1 демодулированные отсчеты сигнала поступают на линию 11, с выходов к-рой отсчеты сигнала подаются на 1-е входы 1 Ч блоков 12, а с до. полнительного выхода на блок 5, в к-ром производится оценка отсчетов импульсной1385320 5 О 3ра 14 сигнал поступает на вход дискрими. натора 5 уровня, который регистрирует момент, когда какая-то из очередных 2-х комбинаций последовательности эталонных сигналов менее. отличается от прннимаемои, чем предыдущие.По этому сигналу последовательность символов, соответствующая данной эталонной комбинации сигналов, с первйх (М+ М -) -х выходов счетчика 3 записывается в соответствующие ячейки 17 памяти основного 6 и дополнительных 7 регистров сдвига и триггера 8, в которых после окончания цикла перебора записана наиболее правдоподобная последовательность 4Таким образом, при блочном вынесении решения в каждом такте и однотактовом сдвиге в линии 11 задержки оценка каждого символа присутствует в (М+М - ) блоках оценок. Следовательно, если, к примеру. на п-м такте оценка символа Йна первой позиции блока оценок, то на (п+ гп+ М - Я-Г. такте оценка символа тнаходится не (М+М - 1)-й позиции блока оценок.Пусть после цикла перебора на п-м тактовом интервале принято решение о принятии блока символовсим волов.Дискриминатор 5 уровня работает следующим образом.В начале цикла перебора при получении первой комбинации эталонной последовательности сигналов общая норма близости записывается в элемент памяти дискриминатора 5 уровня, а соответствующие ей (М+М - 1) дискретных символов с первых (М+М - 1) выходов счетчика 3 записываются в ячейки 17 памяти и триггер 8, На следующем шаге перебора формируетсявторая комбинация эталонной последовательности сигналов и соответствующая ей норма близости. Если норма близости, полученная на данном шаге, меньше нормы близости, содержащейся в элементе памяти дискриминатора 5 уровня, то на его выходе появляется сигнал, по которому. меньшая норма близости записывается в элемент памяти дискриминатора 5 уровня, а в ячейки 17 памяти и триггер 8 записываются с первых (М+М - 1)-х выходов счетчика.3 дискретные значения, при которых была, получена данная норма близости Если норма близости, сформированная на данном шаге, больше той, которая записана в эле.менте памяти дискриминатора 5 уровня, то на его выходе сигнал не появляется и.никакях изменений не происходит. Таким образом, к концу цикла перебора. из Ршагов по сигналам с дискриминатора 5 уровня регистрируется эталонная последовательность сигналов, наименее отличающаяся от переданной, а соответствующий ей блок оценок из (М+М - 1) символов записан в первых ячейках 17 памяти основного 6 и дополнительных 7 регистров сдвига и триггере 8,Если на каждом такте выносить блочное решение, то блок оценок из (И+М - 1) символов будет отличаться от блока, полу.ченного на предыдущем такте, всего одни символом.После этого сигналом с дополнительнб го выхода счетчика 3 через блок 4 задержкй осуществляется перезапись оценок со вторых ячеек 17 памяти регистров б и 7 сдвига в третьи ячейки 7 памяти, с первых ячеек 17 памяти во вторые, а счетчик 3 сбрасывается в исходное состояние для начала цикла перебора и блочного решения на сле 40, дующем (п+2)-м тактовом интервале.лТеперь оценка в на п-м тактовом интервале решения находится в третьей ячей.ке памяти основного регистра б, оценка сим.вола т на (п + 1)-м тактовом интервале блочного решения во второй ячейке 7 па.мяти первого дополнительного регистра 7 сдвига. Таким образом, за семь такто,вых интервалов семь раз выносится оценка символа вна тактовых интервалах п, и+ 1 50 ,и+б. После блочного решения на (п++6)-м тактовом интервале в ячейках 17 памяти и триггере 8 хранятся следующие оценки символов, вынесенные на различных тактовых интервалах: 5 где;л - символ оценивания.Рассмотрим процесс окончательногопосимвольного решения. После окончаний цикла перебора и вынесения решения сигналом с дополнительного выхода счетчика 3 через блок 4 задержки осуществляется перезапись оценок с первых ячеек 17 памяти во вторые ячейки 17 памяти регистров б и 7 сдвига.Теперь оценка символа вна п-м тактовом интервале блочного решения находит;25 ся во второй ячейке 7 памяти основногорегистра 6. После этого счетчик сбрасывается в исходное состояние и начинается новый цикл перебора для блочного решения на (п + 1) -м тактовом инте рва ле, в результате которого выносится решение о приня.тии символов1385320 Тактовыеинтервалы 6 7 7 7 7 7 8 лкгб л тпкл лкгб лг 2 л лтП кг 1 тдк лк+2 и+6 лтП к+2 л,тпк+ъ лптлтп+,лтп лс+1 лптлк.1 лЮ 4 лкг 2 тт+4 лтП к+2 лтпс лтП кг 1 лтптт+3 лттт кг 1 лтп 2 лтп тпк лтп к формула изобретения Ь=(1, если ЧО,- 1, если Ч,О,Составитель О. Анлрун 1 коРелактор Т. Парфенова Техред И. Верес Корректор М. ШарошиЗаказ 1124/55 Тираж 650 ПодписноеВНИИПИ Государственного комитета СССР по делам изобретений и открытий113035, Москва, Ж 35, Рау 1 нская наб., л. 4/5Производственно полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 С выхолов регистров 6 и 7 сдвига и триг- ген 8 оценки символа тпполученные на пп+1п+6-м тактовых интервалах, поступают на сумматор 9, с выхода сумматора 9на первый вход компаратора 10,По сигналу с дополнительного выхола счетчика 3 компаратор 1 О вьшосит оконца тельное посимвольное решение по следующему правилу: фгф Лгле Ч =Х тп; - напряжение на выходе 4 сп сумматора 9.После этого сигналом управления с дополнительного выхода счетчика 3 через блок 4 залсржки осуществляется перезапись оценок символов с 1-х ячеек 17, памяти в (1+1)-е ячейки памяти регистров сдвига, гле Х= 1 х 1 +М - 2, Я +М - 3, ,1, а, счетчик 3 сбрасывается в исходное состояние лля начала цикла перебора и блочного ре щения на следующем (и+7)-м тактовом интервале. После блочного решения аналогичным образом с помощью сумматора 9, компаратора 10 мажоритарным способом выносится посимвольное решение о символе пт 45 н т.л.Таким образом, введенная .совокупность отличительных признаков позволяет повы.1 сить помехоустойчивость приема при воздействии межсимвольных искажений и аддитивных шумов. Устройство лля приема бинарных сиг-, налов, содержащее счетчик, основной регистр сдвига, сумматор, последовательно сослинснные блок преобразования сигналов, блок обработки сигналов, дискримина. тор уровня, причем первые выходы счетчика подключены к вторым вхолам блока об. работки сигналов, отличающееся тем, что, с целью повышения помехоустойчивости, введены блок задержки, лополнительные регистры сдвига, триггер, компаратор, при этом первые выходы счетчика подключены к информационным входам основного и дополнительных регистров сдвига и триггера, выход дискриминатора уровня подключен к первым управляющим входам основного и дополнительных регистров сдвига и управляющему входу триггера, выход блока задержки .подключен к вторым управляющим входам основного и дополнительных регистров слвига, выходы которых, а также выход триггера подключены к входам сумматора, вь 1 ход которого подключен к первому входу компаратора, второй вход которого соеди. нен с вторым выходом счетчика и входом блока задержки.

Смотреть

Заявка

4057672, 14.03.1986

ОДЕССКИЙ ЭЛЕКТРОТЕХНИЧЕСКИЙ ИНСТИТУТ СВЯЗИ ИМ. А. С. ПОПОВА, ПРЕДПРИЯТИЕ ПЯ В-8161

НЕДИЛЬНИЧЕНКО ВЛАДИМИР ДМИТРИЕВИЧ, ШЕВЧЕНКО ЮРИЙ ВЛАДИМИРОВИЧ, ЛАЗАРЕВ АНДРЕЙ МИХАЙЛОВИЧ, КОРБА ОЛЕГ ИГОРЕВИЧ

МПК / Метки

МПК: H04L 27/22

Метки: бинарных, приема, сигналов

Опубликовано: 30.03.1988

Код ссылки

<a href="https://patents.su/4-1385320-ustrojjstvo-dlya-priema-binarnykh-signalov.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для приема бинарных сигналов</a>

Похожие патенты