Преобразователь однофазного напряжения в трехфазное

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХ сги СПУБЛИН 2 М 1/08(50 ЗОБРЕТЕН ИДЕТЕЛЬСТВУ ОРСКО СР 4,Я0 ФиОСУДАРСТВЕННЫЙ НОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ( 21) 4129702/24-07 (22) 30.09.86 (46) 23,02,88, Бюл. 9 7 (72) О.Л.Гильбурд и И,Н.Нагори (53) 621,314(088,8) (56) Авторское свидетельство С Р 1112503, кл, Н 02 М 5/14, 19(57) Изобретение относится к электротехнике и может быть использованов статических преобразователях. Цельизобретения - повышение точности инадежности, При нарушении сдвигафаз появляется интервал времени,когда на прямых выходах триггеров 7 8и инверсном выходе триггера 9 пр сутствуют уровни логической единицы,что является занрешенным состоянием,Три единицы вызывают появление логического нуля на выходе схемы 12, после чего триггер 11 устанавливается всостояние "0". На В-входах триггеров7, 8, 9 сигнал "0", а на Ч-входе регистра 6 - сигнал "1", пока на С-входтриггера 11 не приходит задний фронтимпульса, после чего состояние триггера изменяется и не реагирует на импульсы на счетном входе, За времяприсутствия сигнала "0" на Б-входахтриггеров 7, 8, 9 и сигнала "1" наЧ-входе регистра 6 происходит их начальная установка и счет начинаетсзаново, устраняя тем самым ошибку вчередовании Ааз, 2 ил,Изобретение относится к преобразовательной технике и может быть испольэовано в системах электропитанияаппаратуры связи и вычислительнойтехники.Цель изобретения - повышение надежности точности работы преобразователя за счет исключения сбоев, атакже за счет получения на его выходах вэаимоинверсных парных импульсов,На Фиг,1 приведена принципиальная схема преобразователя; на фиг.2 -энюры напряжений в различных точках 15его,Преобразователь однофазного напряжения в трехфазное содержит последовательно соединенные однофазныйисточник (задающий генератор) 1 и 20делитель 2 частоты на три, делитель3 частоты на два, включен между делителем 2 частоты на три и фазосдвигающим блоком 4, последний состоитиз универсального четырехраэрядного 25сдвигающего регистра 5, собранногона микросхеме, инвертора б и трех1 К-триггерах 7-9, собранных на микросхемах, Тактовый вход регистра 6 соединен с выходом генератора 1 импульсов, информационный вход в , с выходомделителя 3 частоты на два, выходтретьего разряда регистра 5 черезинвертор 6 соединен со счетным входомпервого 1 К-триггера 7, выход четвеРтого разряда - со счетным входом второго 1 К-триггера 8, выход второгоразряда - со счетным входом третьего1 К-триггера 9, на 1 К-входы которыхподан уровень логической "1", а выходы ХК-триггеров 7-9 являются выходами Фаз преобразователя,Преобразователь однофазного напряжения в трехфазное также содержит блок 10 контроля правильности чередования Фаз, который содержит 1 К- триггер 11 и трехвходовую схему И-НЕ, входы которой соединены соответственно с прямыми выходами первых двух ТК-триггеров 7 и 8 и с инверсным выходом третьего ТК-триггера 9 фазосдвигающего блока 4, а выход соединен с В-входом 1 К-триггера 11, счетный вход которого соединен с выходом делителя 3 частоты на два, на Т-вход подан уровень логической "1", на К 11 11 вход - уров ень логического. 0 ; прямой выход триггера 1 1 соединен с Ввыходами триггеров 7-9 фаэосдвигающего блока 4, а инверсный выход с7-входом регистра 5.Преобразователь однофазного напряжения в трехфазное работает следующим образом,Однофазный источник 1 генерируетимпульсы с частотой, которая должнабыть в 12 раз выше необходимой выходной частоты преобразователя (фиг.2 а).После делителя частоты 2 частота следования импульсов уменьшается в трираза (Фиг,2 б), а после делителя 3частоты - еще в два раза (фиг.2 в),Делители частоты строятся постандартной схеме на ТК-триггерах,Импульсы с делителя 3 частоты подаются на информационный вход сдвигающего регистра 5, на тактовый входкоторого поданы импульсы с источника однофазного напряжения, С выходакаждого разряда сдвигающего регистра 5 можно получать импульсы той жечастоты, которая подается на информационный вход, но сдвинутые послекаждого следующего разряда на период импульсов, поступающих на тактовый вход. Зпюры напряжений со всехразрядов регистра 5 приведены соответственно на Фиг.2 г-ж.Импульсы с третьего разряда регистра 5 (Фиг,2 е) поступают на инвертор 6, с выхода которого инвертированные импульсы (Фиг2 з) поступаютна счетный вход триггера 7, которыйвключен по схеме обычного счетноготриггера. С выходов триггера 7 снимается пара взаимоинверсных импульсов, являющаяся выходом первой Фазыпреобразователя,На Фиг,2 и показаны импульсы, снимаемые с прямого выхода триггера 7Импульсы с четвертого разрядарегистра 5 (Фиг.2 ж) поступают насчетный вход триггера 8, с выходовкоторого снимается пара взаимоинверсных импульсов, являющихся выходомвторой Фазы преобразователя,На Фиг.2 к показаны импульсы, снимаемые с прямого выхода триггера 8,Импульсы с второго разряда регистра 5 (Фиг.2 д) поступают на счетный вход триггера 9, с выходов которого снимается пара взаимоинверсных импульсов, являющихся выходом третьей Фазы преобразователя, причем импульсы по аналогии с первыми двумя Фаэами снимаются с противоположных выходов. На Фиг, 2 л показаны импульсы с инверсного выхода триггера 9.При сдвиге Фаз, равном 120 (фиг,2 и л), на всех входах схемы И-НЕ 12 никогда не присутствует одновременно уровень логической "1" и с выхода схемы И-НЕ 12 на В-вход триггера поступает уровень логической "1"При 1 О поступлении на счетный вход триггера 11 импульсов с выхода делителя 3 (Фиг.2 в) он постоянно выдает с прямого выхода уровень логической "1", а с инверсного выхода - уровень логи ческого "0". Это позволяет регистру 5 и триггерам 7-9 работать в нормальном режиме.При сбое хотя бы одной из Фаз импульс с выхода соответствующего триг. 2 О гера Фаэосдвигающего блока 4 сдвига" ется на 180 . Это может произойти из-за отсутствия начальной установки триггеров 7"9 или при прохождении помехи по цепям питания, 25Иной сдвиг невозможен, так как регистр сдвигают только на период тактируемого импульса, следовательно, соотношение по времени между импульсами на выходах его разрядов все время сохраняется и сбой может произойти за счет ложного переключения какого-либо из триггеров 7-9.При таком сбое на входах схемы И-НЕ 12 появляется период времени, при котором на всех ее входах присутствует уровень логической "1", при этом с ее выхода и на В-вход триггера 11 поступает импульс с уровнем логического 0 , который ус О танавливает его в состояние, при котором на прямом выходе устанавлива 11 11 ется уровень логического 0 , а на инверсном - логической " 1 " , Это приводит к установке триггеров 7-9 в 45 состояние нуля по прямым выходам ( начальная установка) и записи нулевого состояния в триггеры разрядов регистра .Такое состояние сохраняется до прихода спадающего Фронта импульса с выхода делителя 3 на счетный вход триггера 1 1 , который переключается в первоначальное состояние , разрешая работу преобразователя . 55Использование изобретения по сравнению с известным преобразователем позволяет существенно повысить точность и надежность работы преобразователя за счет исключения сбоев в Фа"зосдвигающем блоке, а также расширить область применения за счет возможности использования двухтактногоусилителя мощности. Формула изобретенияПреобразователь однофазного напряжения в трехфазное, содержащий последовательно соединенные генератор импульсов и трехкратный делитель частоты, фазосдвигающий блок и инвертор, о т л и ч а ю щ и й с я тем, что, с целью повышения надежности и точности, в него введены блок контроля правильности чередования Фаз, содержащий 1 К-триггер и трехвходовой элемент И-НЕ и двухкратный делитель частоты, включенный между трехкратным делителем частоты и Фазосдвигающим блоком, который выполнен на универсальном сдвигающем четырехразрядном регистре и трех 1 К-триггерах, при этом тактовый вход регистра соединен с выходом генератора импульсов, информационный вход с выходом двухкратного делителя частоты, выход третьего разряда регистра через инвертор соединен со счетным входом первого 1 К- триггера, выход четвертого разряда регистра со счетным входом второго 1 К-триггера, выход второго разряда регистра со счетным входом третьего 1 К-триггера, 1 К-входы всех триггеров подключены к клемме для подачи сигнала с уровнем логической единицы, выходы 1 К-триггеров являются выходами преобразователя, а входы трехвходового элемента И-НЕ соединены соответственно с прямыми выходами первых двух 1 К-триггеров и инверсным выходом третьего 1 К-триггера фазосдвигающего блока, выход элемента И-НЕ соединен с В-входом 1 К-триггера блока контроля правильности чередования Фаз счетный вход которого соединен с выходом двухкратного делителя частоты, 1-вход подключен к клемме для подачи сигнала с уровнем логической единицы, К-вход - к клемме для подключения сигнала с уровнем логического нуля, прямой выход триггера соединен с В входами всех триггеров Фазосдвигающего блока, а инверсный выход - с входом сброса регистра в нулевое состояние.1376185 оставитель Е,Калинехред М.дидык Редактор М.Блан Корректор В,Гирня Тираж 6ИИПИ Государственногопо делам изобретений35, Москва, Ж, Раун аз 794/5 Подписно Производственно-полиграфич комитета СССРи открытийская наб д. 4/5 дприятие, г. Ужгород, ул, Проектная, 4