Многоканальный аналого-цифровой преобразователь

(57) Изобретение относиттельной технике и можется в системах сбора и 4 ь ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Новосибирский государственный университет им.Ленинского комсомола (72) Е.В.Кожухова и В.А.Гаврилов (53) 681.325 (088.8)(56) Сенченко В.Р. и др. Многоканальный аналого-цифровой преобразователь. - Приборы и техника эксперимента, 1985, У 2, с. 129-131.Гнатек Ю,Р. Справочник по цифроаналоговым и аналого-цифровым преобразователям. М.: Радио и связь, 1982, с. 425-426, рис. 593. от большого числа датчиков динамических аналоговых сигналов. Вустройство, содержащее группу компараторов 1.0-1.2-1, первый двоичный мультиплексор 2, цифроаналоговыйпреобразователь 3, первый и второйсчетчики 4.и 5 импульсов, элемент И16 и тактовый генератор 17, с цельюповышения частоты дискретизации покаждому каналу за счет совмещенияпроцесса одновременного преобразования текущих значений всех входныхсигналов с процессом считывания цифровых эквивалентов их предыдущих значений, введены первый и второй оперативные запоминающие устройства 7 и 8,три цифровых коммутатора 9, 10, 14 кодов, демультиплексор 11, второй итретий двоичные мультиплексоры 12 и13, третий счетчик 6 импульсов, счетный триггер 15, 2 ил.Изобретение относится к измерительной технике, а именно к устройствам аналого-цифрового преобразования большого числа динамических аналоговых сигналов, и может быть использовано в автоматизированных системах сбора информации от большогочисла датчиков аналоговых сигналов.Цель изобретения - повышение частоты дискретизации по каждому каналуза счет совмещения процесса одновременного преобразования текущих значений всех входных сигналов с процессомсчитывания цифровых эквивалентов их 15.предыдущих значений,На фиг1 приведена Функциональнаясхема устройства; на фиг.2 - временные диаграммы,поясняющие его работу.1Устройство содержит группу 1 из 20двух аналоговых компараторов по числуканалов устройства, первый двоичныймультиплексор 2, цифроаналоговый преобразователь (ЦАП) 3 первый 4, второй 5 и третий 6 счетчики импульсов,первый 7 и второй 8 оперативные запоминающие устройства (ОЗУ), первый 9и второй 10 цифровые коммутаторы кодов, демультиплексор 11, третий 12и второй 13 двоичные мультиплексоры, 30третий цифровой коммутатор 14 кодов,счетный триггер 15, ключ 16 и тактовый генератор 17,На Фиг,2 приведены временные диагграммы сигналов 4-канального 3-раз 5рядного устройства, на которых отмечены моменты . изменения кодов навыходах счетчиков 4 и 6, где =0,1 момент сприхода импульса Бначальной установки перед серией циклов преобразования и показаны величины С и ссоответственно времениодного такта и времени одного циклапреобразования всех входных сигналов- П , время Собработки запроса 4на считывание данных, амплитудныйдиапазон П и выходной сигнал БЦАП 3, тактовые импульсы СР на выходе ключа 16, выходной код АО, А 1двухразрядного счетчика 5 и сигналСА на его выходе переноса, выходныекоды ВО, В 1, В 2 и 00, 01,П 2 на выходахтрехраэрядных счетчиков 4 и 6 соответственно, сигнал СР на выходе переноса счетчика 6, сигнал Я на прямомвыходе триггера 15, сигналы С 81 иСЯ 2 на управляющих входах и И/К 1 иМВ 2 на входах "Запись-чтение" ОЗУ7 и 8 соответственно и код НО, Н 1 на первых групповых входах коммутаторов 9 и 10Устройство работает следующим оиру. разом.На вход счетчика 5 поступают через элемент И 16 импульсы СР генератора 1, частоты которых не превышаают допустимой частоты обращения к ОЗУ 7 и 8, На выходе переноса счетчика 5 при этом вырабатываются импульсы СА с частотой в 2" раз меньшей частоты генератора 1, которые поступают на входы суммирования счетчиков 4 и 6 и стробирования памяти . компараторов 1.0 -.1.2 -1, По каждому из этих импульсов в памяти компараторов 1.0 - .1.2 -1 запоминаются на время одного такта результаты одновременного сравнения всех входных сигналов Б, - Б 1,с сигналом БЦАП 3, который ступенчато нарастает в цикле преобразования от нуля до величины Б , (2 -1)/2 в соответствии с содержимым счетчика 4, которое с запаздыванием на один такт повторяется в.счетчике 6. В течение каждого такта установления следующего значения сигнала Бц счетчик 5 вырабатывает на адресных входах мультиплексора 2 и первых информационных входах коммутаторов 9 и 10 последовательность, всех 2 двоичных номеров каналов устройства,В соответствии с выходными сигналами триггера 15 в одном цикле преобразования эта последовательность номеров каналов поступает на адресные входы ОЗУ 7 через коммутатор 9, и одновременно с этими кодами номеров каналов на управляющий вход этого же ОЗУ 7 поступают выходные сигналы компараторов соответствующих каналов через мультиплексоры 2 и 12, каждый иэ которых разрешает запись в соответствующую его номеру ячейку ОЗУ 7 выходного кода счетчика 6 по импульсам. записи на входе "Запись-чтение" ОЗУ 7 до тех пор, пока сигнал Б меньше измеряемого сигнала в данном канале, а в другом цикле преобразования состояние триггера 15 изменяется на противоположное и, соответственно, эта последовательность номеров каналов поступает на адресные входы ОЗУ 8 через коммутатор 10, на управляющий вход этого же ОЗУ 8 поступают выходные сигналы компараторов черЕз мультиплексоры 2 и 13 и на его вход "Запись-чтение" поступают импульсыз 13634 записи с генератора 17 через элемент И 16 и демультиплексор 11. Таким. образом, в одном цикле преобразования в режим записи устанавливается ОЗУ 7 и в нем формируются цифровые эквиваленты всех измеряемых сигналов путем их одновременного сравнения в каждом такте с эталонным сигналом ЦАП 3, а с последовательностью кодов, посту-. 10 пающих на его адресные входы с входных шин номеров каналов через коммутатор 10, содержимое его ячеек поступает через коммутатор 14 на выходныешины. По импульсу переноса счетчика6 в конце цикла преобразования вырабатывается запрос на считывание мас 15 сива результатов преобразования в 2" слов и изменяется состояние триггера 15, Соответственно, режимы ОЗУ 7и 8 .изменяются на противоположные,т.е. в другом цикле преобразованияОЗУ 7 устанавливается в режим чтенияи его содержимое поступает через ком 20 мутатор 14 на выходные шины в соот 25 ветствии с кодами, поступающими наего адресные входы через коммутатор9 с шин номеров каналов, а ОЗУ 8 устанавливается в режим записи и в немформируются цифровые эквиваленты теЗО кущих значений всех измеряемых сигналов. Это позволяет за время 2 Рхсодного цикла преобразования сформировать цифровые эквиваленты текущихзначений всех измеряемых сигналовП - 0 1 и считывать цифровые эквиваленты их предыдущих значений. Так,на фиг,2 показаны временные диаграммы.сигналов в 4-канальном 3-разрядном значений измеряемых сигналов По Пзф устройстве при измерении входных сиг налов По - Б. Перед серией циклов преобразования производится начальная установка в течение одного тактасигналом Б для временной привязки последующих результатов преоб разования к моменту С, В первом цикле С 8 - о ОЗУ 7 установлено в режим записи и в нем формируются цифровые эквиваленты сиГналов 0 о и П к момен ту с и сиГналов Пи П э к моменту 50 С 4, В момент г. начала следующего цикла преобразования всех сигналов Бз состояние триггера 15 изменяется на противоположное и, соответственно, ОЗУ 7 устанавливается в режим чтения, а ОЗУ 8 - в режим записи, В течение этого цикла , -в ОЗУ 8 формируются цифровые эквиваленты текущих 67 4а цифровые эквиваленты их предыдущих значений начинают считываться через время С, обработки запроса на прерывание ЭВМ иэ ячеек ОЗУ 7 через коммутатор 14 на выходные шины в соответствии с поступающим на его адресные входы кодами НО, Н 1 с входов номеров каналов через коммутатор 9. Во всех последующих циклах преобразования серии измерений происходят аналогичные процессы.Формула изобретенияМногоканальный аналого-цифровой преобразователь, содержащий 2 аналоговых компараторов по числу каналов устройства, первые информационные входы которых являются соответственно входными шинами, а вторые информационные входы объединены и подключены к выходу цифроаналогового преобразователя, входы которого соединены с соответствующими выходами первого счетчика импульсов, информационные выходы второго счетчика импульсов соединены с соответствующими адресными входами первого двоичного мультиплексора, информационные входы которого подключены к выходам соответствующих аналоговых компараторов, выход тактового генератора соединен с информационным входом ключа, о т - л и ч а ю щ и й с я тем, что, с целью повышения частоты дискретизации по каждому каналу за счет совмещения процесса одновременного преобразования текущих значений всех входных сигналов с процессом считывания цифровых эквивалентов их предыдущих значений, в него введены второй и третий двоичные мультиплексоры, тре" тий счетчик импульсов, счетный триггер, первый и второй оперативные запоминающие устройства, первый, второй и третий цифровые коммутаторы кодов и демультиплексор, информационный вход которого объединен со счетным входом второго счетчика импульсов и подключен к выходу ключа, управляющий вход которого объединен с входами записи предустановки первого, второго и третьего счетчиков импульсов и является шиной начальной установки,. при этом первые информационные входы первого и второго цифровых коммутаторов кодов соответственно объединены и подключены к соответствующим инфорставитель И.Романовахред М.Дидык Корректор А. Обручар Редактор А.Огар каз 637953 Тираж 900 Подписноомитета СССРоткрытийкая наб., д. 45 яти 5 136346 .мационным выходам второго счетчика импульсов, вторые информационные входы соответственно. объединены и явля. ются шинами номера канала, а выходы5 подключены к соответствующим адресным входам первого и второго оперативных запоминающих устройств соответственно, информационные входы которых соответственно объединены и . соединены с соответствующими информационными выходами третьего счетчика импульсов, а выходы подключены к соответствующим первым и вторым входам третьего цифрового коммутатора кодов соответственно, выходы которого являются выходными шинами, а адресный вход объединен с адресными входами второго цифрового коммутатора кодов, второго двоичного мультиплексора и соединен с инверсным выходом счетного триггера, адресные входы первого цифрового коммутатора кодов, демультиплексора, третьего двоичного мультиплексора объединены и подключены к 2 б ВНИИЙИ Государственного по делам изобретений и 3035, Москва, Ж, РаушПроизводственно-полиграфическое п 7бпрямому выходу счетного триггера, причем первые информационные входы второго и третьего двоичных мультиплексоров объединены и подключены к выходу первого двоичного мультиплексора, вторые информационные входы объединены с входами предустановки второго и третьего счетчиков импульсов и являются шиной логической единицы, а выходы соединены соответственно с управляющими входами первого и второго оперативных запоминающих устройств, входы "Запись-чтение" которых подключены соответственно к первому и второму выходам демультиплексора, стробирующие входы компараторов и счетные входы первого и треть" его счетчиков объединены и соединены ,с выходом переноса второго счетчика, выход переноса третьего счетчика подключен к входу счетного триггера и является шиной запроса на считывание, а входы предустановки первого счетчика являются шиной логического нуля. Ужгород, ул. Проектная, 4