Дельта-модулятор

(61 ван-.ель 1 институтьное коне бюро Фитаибной,овский о СССР198554) ДЕЛЬТА-МОДУЛЯТОР57) Изобретение относитике и вычислительной те к автомаике и можетМ ОСУДАРСТВЕННЫИ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(56) Авторское свидетельстВ 1257849, кл, Н 03 М 3/02 быть использовано в системах передачиинформации. Цель изобретения - расширение области применения за счет преобразования двуполярного входногосигнала в импульсно-кодомодулироный сигнал смещенного формата. Дта-модулятор содержит генератортактовых импульсов, компаратор 2,реверсивный счетчик 3, блок 4 управления, преобразователь 5 код - напряжение, элементы ИЛИ 6, 13, формирователи 7, 8 переднего фронта, элементЗАПРЕТ 9, элемент И 10, КИТ-триггер11, Р-триггер 14, элемент 12 задержки, преобразователь 15 уровня, элемент НЕ 16, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ17 и сумматор 18. 1 з. п. ф-лы, 2 ил,134534 Изобретение относится к автоматикеи вычислительной технике, являетсяусовершенствованием изобретения поавт.св. У 1257849 и может быть исполь- .эовано в системах передачи информации,Цель изобретения - расширение области применения путем преобразованиядвуполярного входного сигнала в импульсно-кодомодулированный (ИКМ) сигнал.На фиг, 1 представлена Функциональная схема предлагаемого дельтамодулятора, на фиг, 2 - схема блока 15управления,Дельта-модулятор содержит генератор 1 тактовых импульсов, компаратор2, реверсивный счетчик 3, блок 4 управления, преобразователь 5 код - нап ряжение, первый элемент ИЛИ 6, первыйи второй формирователи 7 и 8 переднего фронта, элемент ЗАПРЕТ 9, элемент.И 10, КБТ-триггер 11, элемент 12задержки, второй элемент ИЛИ 13, Этриггер 14, преобразователь 15 уровня,элемент НЕ 16, элемент 17 ИСКЛЮЧАЮЩЕЕ ИЛИ и сумматор 18, вход 19, первый, второй и третий выходы 20-22,Блок 4 управления выполнен (фиг. 2) 30на и-входовом элементе И 23, и-входовом элементе 24 ИЛИ-НЕ, первом и вто-.ром элементах НЕ 25, 26, первом ивтором элементах ЗАПРЕТ 27, 28, Преобразователь 15 служит для преобразования двуполярного аналогового сигналав однополярный и может быть выполненна операционном усилителе с опорнымнапряжением смещения,Дельта-модулятор работает следующим образом.Входной аналоговый сигнал (двуполярный) с входа 19 поступает на преобразователь 15, в котором опорноенапряжение П и коэффициент К передачи усилителя выбираются такйм образом, чтобы выходнойсигнал преобразователя 15 находится в интервале(ц, (Г ), где Ч - шаг квантования дельта-модулятора, 50 Выходной аналоговый сигнал с выхода блока 15 поступает на первый вход компаратора 2, Блоки 1-14 преобразуют этот сигнал В одноразрядный дель та-код, формируемый на выходе В-триггера 14, и работают аналогично соответствующим блокам известного дельта- модулятора. 9 2Работа блока 4 управления аналогична работе одноименного блока прототипа за исключением того, что на втором выходе 4 блока управления сигнал, фиксирующий минимальное состояние реверсивного счетчика 3, появляется при значениях входного напряжения, подаваемого на компаратор 2, меньших 2 п, которым соответствует код на выходе реверсивного счетчика 3, равный 0001.Прямой п-разрядный параллельный код, который соответствует входному двуполярному сигналу, подаваемому на дельта-модулятор, Формируется следующим образом. Значения пмладших разрядов с выходов и-разрядного реверсивного счетчика 3 подаются на первые входы идвухвходовых элементов 17 ИСКЛЮЧАЮПЕЕ ИЛИ, на вторые входы кооторых поступают инвертированные значения старшего (и-го) разряда счетчика 3, Сигнал с выхода п-го разряда счетчика 3 является знаковым и используется для управления работой элементов 17, которые работают как повторители, когда значение на выходе старшего разряда счетчика 3 соот" ветствует "1" (входной сигнал положительный), или же как инверторы, когда значение старшего разряда соответствует "0" (входной сигнал отрицательный), Выходные сигналы с выходов элементов 17 поступают на первые информационные входы (и)-разрядного двоичного сумматора 18, где происходит их суммирование с инвертированными значениями старшего разряда и-разрядного реверсивного счетчика 3, подаваемого через элемент НЕ 16 на вход переноса сумматора 18, и с уровнями "0", подаваемыми на вторые информационные входы сумматора 18.В связи с этим при значении старшего (знакового) разряда и-разрядного кода на выходе реверсивного счетчика 3, равном единице, значение старшего разряда и-разрядного параллельного кода на втором выходе 2 1 дельта-модулятора равно нулю, а значения (и) младших разрядов этого кода на выходе 22 равны соответствующим значениям (и) младших разрядов на выходах реверсивного счетчика 3. Если значение старшего разряда на выходе реверсивного счетчика 3 равно "0", тогда значение старшего разряда п-разрядного выходного кода на выходе 21дельта-модулятора равно единице, а значение (и) младших разрядов счетчика 3 инвертируется и к ним добавля-. ется единица младшего разряда, что5 обеспечивает формирование прямого кода на третьих выходах 22 дельта-модулятора.Таким образом, при подаче на вход дельта-модулятора двуполярного сиг нала на первом выходе 20 дельта-модулятора формируется дельта-модулированный сигнал, а на выходах 2 1, 22 п-разрядный параллельный ИКМ сигнал.15 Формула изобретения 1. Дельта-модулятор по авт.св.9 1257849, отличающийся тем, что, с целью расширения области 2 О применения за счет преобразования двуполярного входного сигнала в импульсно-кодомодулированный сигнап, в дельта-модулятор введены сумматор,. элементы ИСКЛЮЧАК 6 ЕЕ ИЛИ, элемент 25 НЕ, источник логического нуля и преобразователь уровня мезду первым входом компаратора и входом дельта-модулятора, первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и вход элемента НЕ подклю- ЗО чены к соответствующим выходам реверсивного счетчика, начиная с младшего разряда, выход элемента НЕ подключен к входу переноса сумматора, вторым входам элементов ИСКЛЮЧАЮЩЕЕ ИПИ и является вторым выходом дельта-модулятора, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с первыми информационными входами сумматора, вторые информационные входы которого подключены к источнику логического нуля, выходы сумматора являются третьими выходами дельта-модулятора.2, Дельта-модулятор по п. 1, о тл и ч а ю щ и й с я тем, что блок управления выполнен на элементах НЕ, и-разрядном элементе ИЛИ-НЕ, где и - число разрядов входного кода, п-входовом элементе Ии элементах ЗАПРЕТ, выход первого элемента НЕ соединен с первым прямым входом первого элемента ЗАПРЕТ, первый прямой вход второго элемента ЗАПРЕТ объединен с входом первого элемента НЕ и является управ" ляющим входом блока, вторые прямые входы элементов ЗАПРЕТ объединены и являются тактовым входом блока, выход и-входового элемента И подключен к инверсному входу первого элемента ЗАПРЕТ и является первым выходом бло" ка, выход и-входового элемента ИЛИНЕ подключен к инверсному входу второго элемента ЗАПРЕТ и является вторым выходом блока, выходы элементов ЗАПРЕТ являются соответственно третьим и четвертым выходами блока, 1-ивходы и-входового элемента ИЛИНЕ и и-входового элемента И объединены и являются одноименными информационными входами блока, и-й вход ивходового элемента И непосредственно, а и-й вход п-входового элемента ИЛИНЕ через второй элемент НЕ подключены к и-му информационному входу блока.1345349 Составитель О.РевинскийС,Лисина Техред ИПопович Корректор С.Черни Реда Заказ одписное осуда ам из скв Производственно-полиграФическое предприятие, г. Ужгор