Многоканальный демодулятор дискретных сигналов

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНРЕСПУБЛИН ЯО,2 1) 4 Н 04 Ь 27/2 исдние изоьретени о СССР 19.79.ЛЯТОР ДИ льзованопс модемов. ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ АВТОРСКОМУ СВИДЕТЕЛЬСТВ(54) МНОГОКАНАЛЬНЫЙ ДЕМОДСКРЕТНЫХ СИГНАЛОВ(57) Изобретение м.б. испв приемниках многоканальн Цель изобретения - повышение объемапринимаемой информации. Устр-во содержит арифметический блок 1, постоянный запоминающий блок 3 и блок 4выборки, В устр-во введены счетчики 2и 5, регистр 6 огибающей, блок 7 памяти текущих адресов, буферный запоминающий блок 8, блок 9 управления.В и. 2 ф-лы дано устройство блокасодержащего пять регистров, кодопреобразователь, сумматор, умножитель,формирователь управляющих сигналов,1 з.п. ф-лы, 2 ил.Изобретение относится к техникесвязи и может использоваться в приемниках многоканальных модемов.,Цель изобретения - повышение объ 5ема принимаемой информации.На фиг, 1 изображена структурнаяэлектрическая схема предложенногомногоканального модулятора; нафиг. 2 - структурная электрическая 1 рсхема арифметического блока.Многоканальный модулятор дискретных сигналов содержит арифметическийблок 1, первый счетчик 2, постоянныйзапоминающий блок 3, блок 4 выборки, 5второй счетчик 5, регистр 6 огибающей, блок 7 памяти текущих адресов, буферный запоминающий блок 8,блок 9 управления.Арифметический блок содержит пер Овый, второй, третий, четвертый и пятый регистры 10 - 14, кодопреобразователь 15, сумматор 16, умножитель 17формирователь 18 управляющих сигналов.Многоканальный демодулятор дискретнык сигналов работает следующим образом. Групповой сигнал Б поступает на третий вход арифметического блока 1, 30 в котором на каждом тактовом интервале умножается на отсчет синусоидальной огибающей формы приподнятого косинуса Г, формируемой в арифметичес-, ком.блоке 1 с помощью счетчика 5 и постоянного запоминающего блока 3, Введение операции умножения группового сигнала на отсчет огибающей Г или исключение этой операции, позволяет менять режим обработки группово го сигнала, принимая его с малой или большей селективностью. Результатумножения БГ= Ы хранится в регистре 6 огибающей, Зта величина умножается на значения отсчетов опорнык колебаний (синусов и косинусов), которые хранятся в виде двоичных чисел в ПЗБ 3 и поступают в арифметический блок 1. Выборка значений синусов и косинусов из ПЗБ 3 осуществляется по вычисленным раньше текущимадресам Л с помощью блока 4 выборки, который формирует знак отсчета синуса и косинуса и сам адрес значений опорных колебаний. Вычисление текущего адреса опорнык колебаний по 1-му каналу происходит путем алгебраического сложения адреса предыдущего отсчета (п), хранящегося в блоке 7 памяти текущих адресов, и поступающего в арифметический блок 1 с приращением текущегоадреса по 1-му каналу, которое формируется счетчиком 2 с учетом частотной поправки, поступающей в арифметический блок 1. А;=А;, +ьА;+АРезультат алгебраического сложениязаписывается в блок 7 памяти текущихадресов и в регистр текущих адресовблока 4 выборки,Результат умножения на значенияотсчетов опорных колебаний складывается в арифметическом блокес проекцией канального сигнала на .предыдущем отсчете, поступающей из буферного запоминающего блока 8.Х, = с( Яя 1 п + Х;(и)1;= Ясоя +т"; (п),где Я - отсчет опорного колебания.Результат вычислений поступаетопять в БЗБ 8,Указанные операции последовательновыполняются по всем частотным каналамэа один отсчет времени. Вычисленияповторяются в каждом отсчете интервала ортогональности.Таким образом, к моменту окончания интервала ортогональности в БЗБ 8хранятся значения проекций канальныхсигналов, которые поступают в блокпринятия решения (не укаэанного).Иэ изложенного известно, чтоБьГь1 фя 1 п АкТ2где А - адрес отсчета,ТогдаБ(1 фя 1 п Ак)2формируется следующим образом, Содержимое счетчика 5 увеличивается на каждом отсчете на единицу и поступает в обратном коде на старшие разряды (с 6-го по 9-ый) адресных шин ПЗБ 3, на младшие разряды адресных ших подаются нули.Значения ят.п Аь поступают в арифметический блок 1 на регистр 11,В соответствии с отсчетом текущеговремени йС,производимым в интервалеортогональности, на выходе регистра 11 сигнал имеет положительное илиотрицательное значение и далее поступает на первый вход умножвтеля 17,На второй вход умножителя 17 приходит групповой сигнал Б, поступающий на регистры 12 и 13, 132731725 В умножителе 17 происходит умножение Я на зхп А . Произведение черезкодопреобразователь 15 поступает напервый вход сумматора 16, на второйвход которого приходит значение группового сигнала с регистра 13 для получения суммы Б Я эп Л.По управляющему сигналу "0" иликоторый содержится в знаковом 10разряде произведения Я з 1 п А, на выход кодопреобразователя 15 проходитпрямое или инверсное значение сигнала соответственно.Полученный в сумматоре 16 сигналЯ+Я э 1 п А необходимо сдвинуть впраЯ+ЯзпАкво для получения выражения2Это выполнено монтажным путем. Сигнал снимается, начиная со второгомладшего разряда сумматора 16, и записывается в регистр 6 огибающей.Из блока 7 памяти текущих адресовзначение текущего адреса поступаетв сумматор 16 арифменического блока 1,Счетчик 2 вырабатывает приращенияадреса для каждого канала, посколькусуществует однозначное соответствиемежду номером канала и величиной приращения. Приращение адреса поступаетв сумматор 16 арифметического блока 1, суммируется со значением текущего адреса и запоминается в регистре 10, затем опять пересылается всумматор 16, где суммируется с час, тотной поправкой в регистр 14,А полученное в сумматоре 16, пересылается на блок 4 выборки и в блоке 7 памяти текущих адресов. В блоке 4 выборки происходит преобразование полученного значения А. в ад 1 Ьрес, по которому извлекаются из ПЗБ 3значения опорных колебаний на соответствующих отсчетах. Блок 4 выборкисодержит 11-ти разрядный регистр,10-ый и 11-ый разряды которого в соответствии со значением текущего времени ЬС определяют квадрат выбираемого значения синуса.Величины опорных колебаний на данном отсчете из ПЗБ 3 поступают в умножитель 17, Из регистра 6 огибающейпоступают значения Ы, Произведение Ына отсчет опорного колебания пересы 55лается в сумматор 16, где складывается с проекцией канального сигнала напредыдущем отсчете, поступившей иэбуферного запоминающего блока 8. Из сумматора 16 результат пересылаетсявЮБ 8,Блок 9 управления работой демодулятора является блоком управленияс программируемой логикой,Формирователь 18 управляющих сигналов работает по управляющим сигналам "Пуск", поступающим из блока 9управления.Формула из об ретения1. Многоканальный демодулятор дискретных сигналов, содержащий арифметический блок, постоянный запоминающий блок и блок выборки, о т л и -ч а ю щ и й с я тем, что, с цельюповышения объема принимаемой информации, введены регистр огибающей,два счетчика, блок памяти текущих адресов, буферный запоминающий блоки блок управления, выходы которогосоединены с первыми входами арифметического блока, с входами первогои второго счетчиков, с первыми входа"ми блока выборки, с входами регистраогибающей, с первыми входами блокапамяти текущих адресов, с первымивходами буферного запоминающего блока и с первыми входами постоянногозапоминающего блока, выходы которого подключены к выходам первого счетчика и к вторым входам арифметического блока, выходы которого соединеныс вторыми входами блока выборки, свторыми входами буферного запоминающего блока и с вторыми входами блокапамяти текущих адресов, выходы которых подключены к выходам регистраогибающей и к третьим входам арифметического блока, четвертые входы которого подключены к выходам буферного запоминающего блока, при этомвыходы второго счетчика соединеныс вторыми входами постоянного запоминающего блока и с выходами блокавыборки,2. Демодулятор по п. 1, о т л ич а ю щ и й с я тем, что арифметический блок содержит пять регистров,умножитель, кодопреобразователь, формирователь управляющих сигналов исумматор, выходы которого соединеныс входами первого регистра, выходыкоторого соединены с первыми входамисумматора, с выходами кодопреобразователя, с выходами второго регистраи с первыми входами умножителя, вто1327317 рые входы которого соединены с выходами третьего регистра, с. входамичетвертого регистра и с входами третьего регистра, выходы четвертого регистра подключены к выходам пятогорегистра и к вторым входам сумматора,выходы умножителя соединены с входами кодопреобразователя, выходы формирователя управляющих сигналов подключены к входам начальной установки и 10 Составитель О,Геллерегляник Техред И,Попович рректор Н, Король дакто Тираж 638 П ИИПИ Государственного комите по делам изобретений и открь 3035, Москва, Ж, РаушскаяЗаказ 340 одписн а СССР и 5 наб., д предприятие, г.ужгород, ул.Проектная, 4 изводственно-полиграфи управляющим входам первого, второго,третьего, четвертого и пятого регисз -ров, при этом входы формирователяуправляющих сигналов, входы второгорегистра, входы третьего регистра ивходы пятого регистра являются соответственно первыми, вторыми, третьими и четвертыми входами арифметического блока, выходами которого являются выходы сумматора,