Цифровое устройство фазовой синхронизации

(088.8)идетельство СССР 04 Ь 7/02, 1984. ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ОПИСАНИЕ ИЗ АВТОРСКОМУ СВИДЕТЕЛЬСТ(54) ЦИФРОВОЕ УСТРОЙСТВО ФАЗОВОЙ СИНХРОНИЗАЦИИ (57) Изобретение относится к технике электросвязи и повышает помехоустойчивость, Устр-во содержит АЦП 1, цифровой фазовый дискриминатор 2, формирователь кода адреса 3, функциональные преобразователи 4,8 и 22, .реверсивный счетчик 5, четыре перемножителя 6,7, 19 и 20, четыре регистра 9, 10, 12 и 14 сумматоры 11,13 и 15, счетчик 16 импульсов, генератор 17 тактовых импульсов, блок 18 задержки, генератор 21 импульсов. Данное устр-во полностью устраняет неопределенность фазы, вызванную помехой типа фазового дрожания, Я независимо от частотных хар-к петли фазовой автоподстройки. 1 ил.1 132Изобретение относится к техникеэлектросвязи и может быть использовано при создании систем Фазовой синхронизации в устройствах передачи дискретной информации и является усовершенствованием изобретения по авт, св.В 1225034,Цель изобретения - повышение помехоустойчивости,На чертеже представлена электрическая структурная схема цифрового устройства Фазовой синхронизации,Цифровое устройство фазовой синхронизации содержит аналого-цифровойпреобразователь (АЦП) 1, цифровой фазовый дискриминатор (ЦФД) 2, Формирователь кода адреса (ФКА) 3, первыйФункциональный преобразователь 4, реверсивный счетчик 5, первый и второйперемножители .б и 7, второй Функциональный преобразователь 8, первый ивторой регистры 9 и 10, первый сумматор 11, третий регистр 12, второйсумматор 13, четвертый регистр 14,третий сумматор 15, счетчик 16 импульсов, генератор 17 тактовых импульсов, блок задержки 18, третий ичетвертый перемножители 19 и 20, генератор 21 импульсов, третий функциональный преобразователь 22,Цифровое устройство Фазовой синхронизации работает следующим образом,Работа устройства тактируется спомощью генератора 17 тактовых импульсов. Входной сигнал дискретизируется и преобразуется в цифровой кодпосредством АЦП 1. С помощью ЦФД 2осуществляется сопоставление Фаз задающего и вырабатываемого схемой колебаний, С помощью ФКА 3 осуществляется формирование кода адреса нужногодискретизированного отсчета подстраиваемого гармонического колебания, причем в каждом такте значение этого кода фиксируется в реверсивном счетчике 5. Код поступает на вход сумматора15Коды, поступающие на два другихвхода этого сумматора, формируются вследующим образом, В функциональныхпреобразователях 8 и 22, представляющих собой (также как и функциональныйпреобразователь 4) постоянные запоминающие устройства, эанисаны кодь 1 дискретизированных отсчетов одного периода синусоиды и косинусоиды. С генератора 21 на вход счетчика 16 поступают импульсы с частотой следования= Е,п. 7307 2где 6 - частота фазового джиттера;и - число дискретизированныхотсчетав синусоиды или косинусоиды в Функциональных преобсразователях 8 и 22.В результате в счетчике 16 осуществляется последовательный переборадресов всех отсчетов, записанных в10 Функциональных преобразователях 8и 22. В момент прихода тактового импульса код счетчика 16 переписываетсяв регистр 10, вследствие чего на вь 1- ходе функциональных преобразователей8 и 22 появляются дискретизированныерасчеты колебаний х=з 1 п ы ; х ==сова 1. Как видно из схемы этй отсчеты поступают на перемножители 20и 7, где они умножаются на коды Б иБ, хранимые в регистрах 9 и 12, Врезультате на второй и третий входысумматора 15 поступают сигналы х=Ю 81 пОЙ и х=И сОЯФСу сумма которых2 1х =И зпой+Й соэсоС:-а зп(ш 1+А) пред 225 ставляет собой также гармоническуюсоставляющую амплитуда а и фаза 1которой однозначно определяется соотношением И и Б , При этом, выходнойкод сумматора 15 в каждом такте переписывается в регистр 14 и являетсяадресом нужного дикретизированногоотсчета выходного сигнала системы фсинхронизации записанного функциональном преобразователе 4 и выцавае 35мого им на вход ЦФД 2. Таким образом,фаза выходного сигнала предложенногоустройства ц , линейно связанная,сФормируемым в регистре 14 кодом адреса, определяется соотношением 10Ны- Чф+а з 1 п Ь т+М)где- значение фазы, определяеФпмое петлей фазовой автоподстройки, вырабатывающейкод реверсивного счетчи 45ка 5. При наличии Фазового дрожания фаза входного сигнала может быть апроксимирована выражениемМх М+Ьхп Ь с+В)При этом задача устройства синхронизации состоит в обеспечении равен- ства Вьх ьхВ устройстве эта задача решается путем адаптивного подбора таким входов М, и И (определяющих а и Ы), при которыхф,+а зпЬС+с) =Ч+Ь зхп(ыс+Б), 1327307Адаптивный подбор этих кодов осуществляется с помощью первого пере- множителя б, третьего перемножителя19, первого сумматора 11, второго5 сумматора 13, первого регистра 9 и блока задержки 18.В качестве критерия оптимальности подбора выбран критерий минимума среднеквадратического значения выходного сигнала ЦФД 2, определяемого какОбычно зависимость выходного сигнала фазового дискриминатора от фазового рассогласования носит нелинейный, 5 чаще всего синусоидальный характер. Однако, амплитуда фазового дрожания не превышает 15 . Это обстоятельство делает правомерным рассмотрение системы в маломс линеаризацией дискриминационной характеристики ЦФД, Подбор значений И, и Б осуществляется в соответствии со среднеквадратичным алгоритмом (Меап зццаке), используемым при настройке адаптивных 25 гармонических корректоров сигнала. Поэтому алгоритму каждое последующее значение кода Иили Б следует определить как,+1У 30или2где Е - выходной код ЦФД 2;х,х - отсчеты сигналов х, и х в-й момент времени.Данный адгоритм реализуется в схеме следующим образом. В т-м такте в регистрах 9 ти 12 хранятся коды Я и И, Они и поступают на входы пере 2множителей 20 и 7. Одновременно на входе перемножителей 8 и 19 поступают код Е и отсчеты х и х. В резульд 1тате на выходе сумматора 11 образуется сигнал 45 а на выходе сумматора 13Б =М 2+Е хСпустя определенный интервал времени по окончании -го такта, обеспе 50 чиваемый блоком задержки 18, осуществляется запись чисел И " и М +" в1 2регистре 10 и 12. Процесс. подбора зна- чений кодов М, и И производится до полной минимизации среднеквадратичес 55 кого значения сигнала Е , т.е. до наступления равенстваЕ 12:ъ ( у ) 2-0а Вх ВЫк При этом сказывается справедливымсоотношениевх =быхПредлагаемое устройство позволяет полностью устранить неопределенность фазы, вызванную помехой типа фазового дрожания" независимо от частотных характеристик петли фазовой автопод" стройки.Формула и э о б р е т е н и яЦифровое устройство фаэовой синхро-. низации по авт. св. У 1225034, о т - л и ч а ю щ е е с я тем, что, с целью повьппекия помехоустойчивости, введены последовательно соединенные первый перемножитель, первый сумматор, первый регистр и второй перемножитель, последовательно соединенные генератор импульсов, счетчик импульсов, второй регистр, выход которого подключен к входу второго функционального преоб- разователя, третий функциональный преобразователь, третий перемножитель, второй сумматор и третий регистр, а также четвертый перемножитель, первый вход которого объединен с первым входом первого перемножителя и подключен к выходу второго функционального преобразователя, и,блок задержки, выход которого подключен к входам первого и третьего регистров, выкод последнего соединен с объединеннымй вторыми входами второго сумматора и четвертого перемножителя, при этом второй вкод первого сумматора подключен к первому входу второго перемножителя, второй вход которого подключен к первому входу третьего перемножителя, второй вход которого объединен с вторым входом первого перемножителя и подключен к сигнальному входу формирователя кода адреса, а также выход реверсивного счетчика подключен к входу первого функционального преобразователя через введенные последовательно соединенные третий сумматор и четвертый регистр, тактирующий вход которого объединен с тактирующим входом второго регистра и входом блока задержки и подключен к выходу генератора тактовых импульсов, при этом второй и третий входы третьего сумматора соединены соответственно с выходами второго и четвертого перемножителей.