Устройство для формирования сигналов прерывания при отладке программ

,14 ьл кдтрд ОПИСАН К АВТОРСКОМ БРЕТЕНИЯ ВИДЕТЕЛЬСТ реального времени, Це ется расширение фун ностей устройства за ресов переходов. Уст гистры 1, 4, 6, схемы элементы И 5, 11, 12, соры 7 и 10, счетчик 18, элементы ИЛИ 2 24 - 27 и элемент за изобретения заключае мированный на основ адресной информации нал перехода обеспеч перехода с адресного ячейку элемента пам записи адреса подгота ячейка элемента памя(54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ СИГНАЛОВ ПРЕРЫВАНИЯ ПРИ ОТЛАДКЕ ПРОГРАММ(57) Изобретение относится к цифровой вычислительной технике и предназначено для использования при отладке программ специализированных вычислительных систем СО ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ лью изобретения являкциональных возможсчет запоминания адройство содержит ресравнения 2, 3 и 9, 29 и 30, мультиплеки 8 и 19, блок памяти 0 - 23. формирователи держки 28. Сущность тся в том, что сфоре анализа измененийв магистрали сигивает запись адресавхода устройства в яти. При этом после вливается следующая ти. 1 ил.Изооретение Отцосится к ыНстельной технике и может быть использовано при отладке программ спсциализирова; цых систем (СЦВС) реального Времени и яв.)цется усовершенствованием изооретения:)о авт, св. Мо 1185343.Целью изобретения является расширение функциональных возможностей устройства за сцет запоминания адресов церехо- ДО В.На чертеже представлена схема устройства.Устройство содержит первый регистр 1, первую 2 и вторую 3 схемы сравнения, второй регистр 4, первый элемент И 5, третий регистр 6, мультиплексор 7 адреса, первый счетчик 8, третью схему 9 сравнения, мультиплексор 10 сигс;а записи, Горой 11 и третий 12 элементы И, выход 13 црсры)яния, адресный вход 14, вход 15 ст)оба адреса, вход 6 начальной установки, первый вход 17 устацовки режима, блок 18 памяти, Второй счетчик 19, первый 20 и второй 21 элементы ИЛИ, первый 22 и второй 23 элсмсцт) НЕ, первый 24, второй 25, третий 26, )ет вертый 27 формирователи длительности, элемент 28 задержки, четвертый 29 и 1 Итый 30 элементы И, вход 3 опроса, второй ад рссцый вход 32, вход 33 установки адреса памяти, информационный вь)ход 34, Бто рой вход 35 установки режима устройлва.Рассмотрим работу уст(ойствя сомел цо с отла)киваемой СЦВС, цостро(цнй цЯ баз( -)ВМ типа Э)ектроц кя. Л(рс( ць.с Входы 14 Ус 1)ойства содкгноц(ць) к ма)3)ет. рали микро-)ВМ, к которой цодк,ю ивы т)31. жс ЦОСтОЯЦНОЕ Зс)ОМ)31)ЮЦСС УСТРО)3 Е) Б(, (Г 13 У) для хрансция команд ц Оцсрс)т 1)цо, ЗЯНОМР)цсК)ц(СЕ уетрОйСТВО (ОЗУ; ДЛИ Храпе ния операндов программ (не иказа:)ь) 0)У и ПВУ имеют разлиццыс адреса Б еди ном ядреснОм и ростря:ст)е магцстГ)я;1 и и 1 ро-ЗВ(3(Рсботя хс)ройстя 1)с)ццна(те 53 е (ез а- нОки на рсГист 32 (ц 4 Бсрхцсй и пцжцси границ области 1)амяти, отвсд( ццой для хра- НЕНИЯ КОМ ЯНД, а ЦЯ 1)Е)ИСТРС О 3 с 1 ЯЛ)- Ного 2,ц)са Огляживасмой программы. В ц 3 стсйп 1 ем сл уц Я е р(Ги лр 1 )1, 4 и 0:3 ь;О,:1- ЦЯЮТС 51 Б 3 ИДС Т 10 Л( Р П Х ЦЯ(ОРИИОВ,С нхо 12 1устриц(Вя ц у)1)3-Б(ц(0 щие входы мультиплексоров 7 н 10 посыпает управляющий поте )ии ял, соотетсту )ощий вводу начального адреса е рег)с)ра 6 через мультиплексор 7 и Б с С 1 )цк 8 и, уГравл(.НИЕ 1 СцНЯЛЯ, НОЕГус)К)1 ( С кодс) 16 устройства через мхльтицлекеор 11) ца устацогоццый вход сцстцика 8. У)рал)пнн:( сигналы на входы 17 ц )8 )0 к)те 5. е лицевой панели устройства.После заноса цяц Ял ного ядре; я ц 130- ГРЯММЫ В СЧСТИКЦЗМСН(ЦЦ(М, и 3;3 Л 51(3- щего цотецццяля ця В;очс 17 у стро)("г ИцфОРМЯЦИОЦНЫС ВХОДЫ СЕЦ и КЯ Г( "Е)ЕЗ уьтипг)сксйр 7 цо;(к,)к):1;3 Огс 1 ВХОД М -сСТРОйсГ 32, Я , С ГЯ НОРОЦНИ ХОДсрс.3 мультиплексор 1( к Быходх Второгоэлсмсцта И 31.(с)яцавг 3)всзстс)3 О Втором сцсгцкс 19 поСИГсЛУ С БХОД 2 )3(С ГроИСГва цяц 2;1 ЬНЫЙярсс зоны блока 18 цях)яи, отведеннойдля иксирова ниц ЯДГ)есоь и(.реходов. В ралоцсм режиме отладки программ, сопровождяощемся записью адресов переходов Б 10 блок 18 памяти, потенциал ца втором входе 35 установки режима устройства заирец(аст прохождение информации через пятыйэлемент И 30 а информационный выход34 устройства.Г 1 ри этом через второй элемент НЕ 23)и)дается разрешаю)ц)й потенциал на у)равляк)щий вход четвертого элемента И 29 иР;1 ЗРЕ ПЯСТСЯ П;)ОхожД( )ИС 3)пфоо)а,ЦЦц(Р)ОГО с),РОНОГО .0;)а 14,е)305)е ГВЯ цс13 х Од- Б ы ход,(с 1 и ц ы х бе О( я8 и я )(3 я г Р),51:10- 20 слсдук) п(сй зяци(.3 Ядреея:)е 1)схода НЬ- 130 су Олокс) 18, (стано енноме няцстчи.ке 19.После зацус);а программы цри появлениица Входах 14 ус"ройста кода адреса Б соцроожд(иц с )Обя адрес 1 а ход(. 15 производис 51 с 0 я Нализ ны ц)цнадлсжнОсть 10 -лю адресов 11;)У, т.с. О)рсделяетея сцить- (ястся ли д(Нць)й:)03,ет команда илирывание по рсализванному переходу в цро- ГР 2 ММС, ОДЦОБРСМСННО С ПОЯВЛЕНИЕМ СИГН 35(г ца выходе 13 устройства сигнал с Выхода элемента И 11 через мультиплексор 10 г оступает ця установочный вход счетчика 8, цо которому в счетчик 8 заносится новое зачение, соответствующее значению текущего адреса, которое по заднему фронту строба ад(реса увеличивается на +2, После этого значение счетчика 8 соответствует адресу следующей команды.В случае считывания операнда на выходе элемента И 5 присутствует запрецсаО- щий потенциал, блокирующий элементы И 11 и 12. Текугц(ие значения счетчика 8 не изменяются, и на выходе 13 сигнал не появляется вце зависимости от сигнала на выходе схемы 9 с 1)авцсция.ДЛ 5 работы устройства цсс;бходимо, тооы адрес Вектора прсрьБаний и технологическая проГрамма обслуживания прерывания находились вце зоны адресов ПЗУ, определяемой регистрами 1 и 4.Положительньй сигнал строба алреса со входа 15, сопровождающий адресную нн(рормацию ца входе 14 устройства. Поступает ця Бхол элсмецта 24, гле формируется по длительности. Сигнал с выхода элемента 24 через первый элемент НЕ 22 цо- СТУПВЕТ ОТИЦдТСГЬЦЫХ СИГЦВЛОМ На РСЖИХ цыЙ ВХОл записи чтсци 51 блока 18 цах.я) и.1 хромс этол), (т Ис)релнего фроГга с".: ц;1;3 С Выхода э,ггецга 11 Е 22 фор)Нгр е(05 ца втором формирователе 25 дли (ельс)сти сигнал, которып поступает ца первый ход( первого элемента ИЛИ 20 и с его выхода Б видс отрицатсльцго сигнала на вход опроса блока 18 памяти. Г(рц это( на входе 31 проустроЙсБа цисх"ГсБует положитсльныР потециал.В резхльГатс ця 1)сжимцом Вхолс записи чГс(ияО 1)рОс 10 м Входе О;окг) 1 8 га 15:тц присутствуют сигналы ор(яте Рцой полярности, обеспечиг(; ю;цис Быполцеис опсряци3 ЛГ)ССЯ С ЦСРБго 2 ЛРЕСЦОГО14 устройсгвя чсрс". четвертый элсмсцт И 29 Б ООКг 85 ц) 151 (г О 3;)ЕСу (СТаОБ (Е- НОМУ ця СгС(гИКС 1).Г 1 ри этом, сс (ц ялрсс ца Бхолс 1 устройства ББывает;оявленис оложитсльНОГО сиГ 1 яля црсрызяц 151 ца Быхолс г 3 хустРОРСТБС, МК 233 ЦЦЬ 1 И (ИГЦС),1 ПОСТПавт Ця БХО;1 э(смсцпгя 28 задержки, где инвертирустся н а (,с( Г).акьа(..г На ар х(я, цсс)б.1,110 гг.5( ЗгцИСИ ИЦ(1)ОР;ЯЦИР Б 0;1 ОК 18 Пя 1 ЯТИ,ЦОС.;С фОРХ)ИРОБяп 5 ЦО,ЛИГСГЬЦОСТР Ня ЭЛЕ;гСНТС 27 ПОСТХ цст ця ИЕг)ВЫЙ БХОЛ БТО)О: 0 э,1(мсцГя И, 1 г 2)и с с 0 Выхоа 1) сгсГ- гыи Бхо,) БГро:(;ика 19, ,Зсл (гНБ 35) С(;,ржи )ОС СС ГЧ(: Кг: 19 Т.С. ИОЛГОТгБЛБа 5( ,С",О:Ий г)др,С 0 ОК8 ПгМ 51 И;1, 51 22 - ЦИ( и О;СР(.ЛЦй и,фоР 3 ЦИИ С ЦЕР 0(О; Л- рс(. Г; БХ 1 я4 Х"ря(:Твг.1 (р( МС;Г)Б 11, : ГС: СК 3 ЧК 2 адрсгс Гг( БХОЛС 1 г СТОО) Л 1 вг) ( Е ЦРОР(ЗОНО Цг БЫ0;)с 13 х стройс Гвя цс формирустся сигнал црСЫВагц(Я И Со 1 В(Т(.ТВ(.ННО На СЧСТНОМ ВХОЛС БторОГО счсгчпкя 19 Сигця, +1 НЕ 1)ояьляется, содержимое счетчика 19 це меЦ 5 С(СЯ и 33 ЦИСЬ ЦСЛРЛХОЦЕИ ИнфОРХ(2 ЦИИ Б блок 18 памяти с Входа 14 устройства происходит по ялрссу прельЛущей записи, которая при этом затирается.В результате Б процессе прогона контрольного варианта отлаживаемой програм 1 с) мы по последовательным адресам блока 18памяти записываются адреса с входа 14 устройства, в которых происходит скачок ялреся или ветвление программы (след программы).В режиме сьема зафиксированного слеля программы из блока 18 памяти режим "аТЫБагИ 51) И(ХЕНЯЕтг)г ПОТСНЦЦ 3,1 На ВТО; :.: вхг 35 устяцвки режима. В результате ц ясгс 51 раз)(ц 3 ОП)ий потенциал нд управляощий вход пятого элемента И 30 2 О и через второй элемент 11 Е 23 запрещающийпотенциал на управляющий вход четвертого элсмсцта И 29.В следствие этого вход-выход данныхб,ока 18 памяти отключается от адресного входа 14 хстройствя и через пятый элементИ 30 подключается к информационномувыхолу 34 устройства, который может быть подключен, цаприхс р. к стендовой )В х хгстройствх ицликации или локумецтировяцця).В режи)с счггывяция ця выход( 13 преры- О на ц Н 5) и Вхолс 10 (.трооа алрсса и рисх тТСТБХОт ОТрицятСГЬНЫ( Потсцц ЗЛЫ 10) .СОО БСтствгццо С Быходг) ЭЛ(.Мс гтя НЕ 22 ця р;жимцый Бхол записи-чтения блока 18 цамя): передаст(.яотснциал высокого хровця 1). 11 а первый вход псрвого элсмсц, тя И,(14 20 и на второй вход гторого элехецта ИЛИ 21 тякжс цоластся потенциалБысокогуровня 1) При наличии 1;я Вхолс 31 Опро(.3 хстрОЙСтВ 3 СИГ:(3 Л 3 0)РИЦСТСЛЬЦОй ЦОЛЯРНОСти На 0 Бхсл прося бло(3( НямЯти ч(рс 3 церВ 1 иэлемсцг. 1 ПИ 20Сг)лает сип;ал отрицательцои цо,(яр Ос). ,очсгяцце ц; режимном Бхс)лс:янис. чтсцця и Бхолс спроса блока 18 г;я;Я(и оотвсствсцгО сигца,Б 1 ц О Б Ы 3 Ь Б ) С Т С Ч И Т Ы Б 3Ц ( г. И Н ф 0 Р М д Ц И И Н 3 И Нформациоццыи Бьхо. 34 строисГБ 2 из б,1018 цо лрссх, с)янов,сццохг, царом счетчике 19. Пр ( этом начальный алрсс 1 ри сч:пывяции хжст быть хстяцовлсц заРг)ЦС( СО ВОР 0 3 ДРС(.НОГО Входг) СТРОИ С ства цо сип(алх с Входа 33 устцоси ялрсса.Олнов)12;:сццо От зялц(.ГО фРоцт( (.и- Ц.-.ЛЯ С БХОЛ;г0 Рся ХСТР(СТБ ЦОСЛС Форх пров).(ц( цг) ЛЛ .СЛ(Ь(ЗОС (1 ц ЭЛСМСНТ( 26 сцпял чсрсз Бто)с) ссцт 11,111 21 цо- С ) ЦЯ( 1;1:, С Ц;1( БХЛ БГОРОГ С"С" ЦК 3 :9, БслиИБ;я,сосржцмос ца +1. т.с.цолг"0.,(в, ц(цяя сгс,с) с)ц,и алрос блока 18 Цг(М 5)т1312582 Формула изобретения Составитель И. СигаловРедактор Н. Лазаренко Текред И. Верес Корректор М.ШарошиЗаказ 1 844/48 Тираж 673 ПодписноеВНИИПИ Государственного комитета СССР по делам изобретений и открытий13035, Москва, Ж - 35, Раушская наб., д. 4,5Производственногпочиграфииеское предприятие, г. Ужгород, ул. Проектная, 4 5Иоследовательно подавая сигналы на вход 31 опроса, обеспечивается считывание из блока 18 памяти всего массива адресов переходов (след программы) на выход 34 устройства. Устройство для формирования сигналов прерывания лри отладке программ по авт.св. Мо 1185343, отличающееся тем, что, с целью расширения функциональных возможностей устройства за счет запоминания адресов переходов, в него введены блок памяти второй счетчик, первый и второй элементы ИЛИ, первый и второй элементы НЕ, первый, второй, третий и четвертый формирователи длительности, элемент задержки, четвертый и пятый элементы И, причем вход строба адреса устройства соединен с входом первого формирователя длительности, выход которого через первый элемент НЕ соединен с входом записи блока памяти и входом второго формирователя длительности, выход которого соединен с первым входом первого элемента ИЛИ, вход обращения устройства соединен с вторым входом первого элемента ИЛИ, входом третьего формирователя длительности, выход первого элемента ИЛИ соединен с входом обращения блока памяти, информационный вход-выход которого соединен с выходом четвертого элемента И и первым входом пятого элемента И, второй адресный вход устройства соединен с информационным входом второго счетчика, информационный выход которого 16 соединен с адресным входом блока памяти,установочный вход устройства соединен с входом начальной установки второго счетчика, выход прерывания устройства через последовательно соединенные элемент задержки и четвертый формирователь длительности соединены с первым входом второго элемента ИЛИ, выход третьего формирователя длительности соединен с вторым входом второго элемента ИЛИ, выход которого соединен со счетным входом второго счетчика, вход признака записи устройства соединен с вторым входом пятого элемента И и через второй элемент НЕ с первым входом четвертого элемента И, адресный вход устройства соединен с вторым входом четвертого элемента И.