Следящий аналого-цифровой преобразователь

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 19) 111) ОЗМ ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ИЗОБРЕТЕНИИДЕТЕЛЬСТВУ(56) Авторское свидетель9 7970 б 4, кл. Н 03 М 1/4 ычис ке, яв 1 бретет быть ных отехническииа (Ленина) тво СССР 1979, ескими тизаци ОПИСАНИ К АВТОРСКОМУ(57) Изобретение относитсяк в тельной и измерительной техни ляется уСовершенствованием из ния по авт. св. У 797064, мож использовано в автоматизирован системах управления технологич процессами и в системах автом131научных исследований. Цель изобретения - повышение точности преобразования при воздействии помехи - достигается за счет введения в следящий аналого-цифровой преобразователь, содержащий блоки 1-3 сравнения, дешифраторы 4,11,12,17, генератор 5 тактовых импульсов, делитель 6 на два, ключ источник 8 эталонного напряжения, цифроаналоговые преобразователи 9,О,1025распределитель 13 импупьсов, элементы 14,15 задержки, триггеры 16 и 23, реверсивный счетчик 18, элементы И 19, 22,24,25, регистр 26, элемент И 27, элемент ИЛИ 28, элемент И 29, элемент 2 И-ИЛИ 30. Данное устройство позволяет при определении величины следующего шага квантования учитывать предыдущее состояние преобразователя. 4 ил.Изобретение относится к аналогоцифровым преобразователям, может быть использовано в связи, вычислительной и измерительной технике, а также в автоматизированных системах управле ния технологическими процессами и системах автоматизации научных исследований и является усовершенствованием известного устройства по основному авт. св. Ф 797064.10Целью изобретения является повышение точности преобразования при воздействии помех.На фиг. 1-4 представлены функцио 15 нальные схемы устройства и дешифраторов 4,11,12 соответственно.Слецящий аналого-цифровой преобразователь содержит первый 1, второй 2 и третий 3 блоки сравнения,20 первый дешифратор 4, генератор 5 тактовых импульсов, делитель 6 на два, ключ 7, источник 8 эталонного напряжения, второй цифроаналоговый преобразователь 9, первый цифроана-. логовый преобразователь 10, второй 11 и третий 12 дешифраторы, распределитель 13 импульсов, первый элемент 14 задержки, второй элемент 15 задержки, триггер 16, четвертый 17 дешифратор, реверсивный счетчик 18, элементы И 19 первой группы, триггеры 20 счетчика 21, элементы И 22 второй группы,триггер 23 дополнительного старшего разряда счетчика 21, элементы И соответственно третьей 24 и четвертой 25 групп, регистр 26, элемент 27 И, элемент 28 ИЛИ, элемент 29 И, элемент 30 2 И-ИЛИ. Для пояснения работы устройства 40приняты следующие обозначения: Б- выход 1.-го блока сравнения, равный единице, если соответствующий образцовый уровень больше входного сигнала;о.,р, р, 3 - сигналы соответственно на первом, втором, третьем и четвертом выходах дешифратора 4;д =1, если входной сигнал находится выше верхней границы отрезка;=1, если входной сигнал находится в верхней половине отрезка;=1, если входной сигнал находится в нижней половине отрезка;=1, если входной сигнал находится ниже нижней границы отрезка;сигнал на выходе первого эле1мента 14 задержки;сигнал на выходе второго элемента 15 задержки;Ы - сигнал е триггера 16; И=1, если данный отрезок является верхней половиной предыдущего (большего) огрезка;й - сигнал, поступающий на пятые входы дешифраторов 11 и 12, причем й=1 если младший разряд распределителя 13 импульсов находится в нулевом состоянии;Е ; - сигнал на 1-м выходе 1-го дешифратора. Тогда выражения для выходных сигналов дешифраторов 4,11,12 имеют вид:(А -Б," У -Б Ь -Бз 1 ЗГ = (ЗЧ) = (РЧ 1);Грд -1(ЬЧОп); Г - Я,с, Г, =Яп;зу =Р 1 зз=Кд(УйЧР)1 ,=К,(ссЧ 6 й).Обозначим через си р соответственно значения сигналов М и р на предыдущем такте работы СЛЦП, тогдаК, -К Ч(пд (рЧРЮ; К -(р Чр,с) пСущность предлагаемого решения заключается в том, что при определении величины следующего шага квантования учитывается предыдущее состояние преобразователяВ прототипе при наличии сигналао или 1 В шаг квантования оставался без изменения или удваивался в зависимос 0 ти от типа отрезка (нижняя или верхняя половина).с6 предлагаемом преобразователе при появлении Кр ЧДЫ удвоение шага квантования запрещается, а происходит его уменьшение в два раза. Работа предлагаемого устройства при поступлении сигналов 1 исовпадает с работой прототипа и сводится 20 к уменьшению отрезка в два раза. Отличие в работае начинается при появлении сигналов ос и р, точнее при оД Ч фЫ.25Формула изобретения Следящий аналого-цифровой преобразователь по авт. св, У 797064, о т л и ч а ю щ и й с я тем, что, с целью повышения точности преобразования при воздействии помех, введенырегистр, два элемента И, элемент ИЛИи элемент 2 И-ИЛИ, выход которогосоединен с первыми входами первогои второго элементов И, вторые входыкоторых соединены соответственно свторым выходом второго дешифратораи выходом первого элемента задержки,третий вход второго элемента И соединен с выходом последнего разряда распределителя импульсов, а выход - спервым входом элемента ИЛИ, второйвход которого соединен с первым выходом второго чешифратора, а выходи вход первого элемента И соединеныс входом сдвига вправо и входом сдвига влево распределителя импульсовсоответственно, первый, второй, третий и чевертый входы элемента 2 И-ИЛИсоединены соответственно с первым ичетвертым выходами первого дешифратора, первым и вторым выходами регистра, первый и второй входы которогосоединены с первым и четвертым вы.ходами первого дешифратора соответственно, а третий вход - с выходом :второго элемента задержки.1311025 Составитель И, РомановаТехред М. Ходанич Корректор Г, Реиетни тор М, Банд аз 1902 ираж 902 ВНИИП по303 ектная, 4 енно-полиграфическое предприятие, г. Ужгород, ул изво осударственного лам изобретений Москва, Ж, Р комит и отк ушска Подписиа СССРтийнаб., д.