Устройство для вычисления логарифма числа

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНРЕСПУБЛИН 9) (11 51)4 С 0 56 ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЦТИ(57) Иэобрет вой вычислит значено для по основанию(56) Авторское свидетельств9 1003082, кл, 6 06 Р 7/556Авторское свидетельстваР 1101819, кл. С 06 Р 7/556 ние о льнай и ычислендва отлельным ленных ич циальным кодзовано в вычционно-изме м, ислител СССР 1979.ССР 1983,тельных р системах, Цел ние точности числа. В сас тения - повышеия лога 1 ифмчйства входят изо вычисле аь устр АВТОРСКОМУ ДЕТЕПЬОТВУ СТВО ДЛЯ ВЫЧИСЛЕНИЯ ЛО е тносится к циф ехнике, преднаия логарифма чисел, предста- двойным потенжет быть испольных и кнформаустройствах иданном устройстве повышение точностивычисления логарифма числа достигается эа счет того,что в него введены четыре мчльтиплексора пятьэлементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент НЕ и оригинальные связи. 1 ил. 1295390 регистр 1 сдвига, вычитающий счетчик 2, элемент И 3, первый, второй, третий, четвертый и пятый элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 4.1, 4.2, 4,3, 4,4 и 4.5, элемент НЕ 5, первый, второй,третий и четвертый мультиплексоры6,1, 6,2, 6,3 и 6.4, сумматор , ВИзобретение относится к цифровой вычислительной технике, предназначено для вычисления логарифма по ос" нованию два от чисел, представленных параллельным двоичным потенци альным кодом, и может быть использовано в вычислительных и информационно-измерительных устройствах и системах.Цель изобретения - повьппение точ О ности вычисления логарифма числа,На чертеже представлена схема уст. ройства для вычисления логарифма числа.Устройство содержит регистр 1 15 сдвига, вычитающий счетчик 2, элемент И 3, первый 4.1, второй 4,2, третий 4,3 четвертый 4.4 и пятый 4.5 элементы И"КЛЮЧАЮП 1 ЕЕ ИЛИ, элемент НЕ б, первый 6,1, второй 6,2, 20 третий 6.3 и четвертый 6.4 мультиплексоры и сумматор 7.Устройство работает следующим образом.Используется метод вычисления 25 логарифма по основанию два, Двоичное число видак И= с сс;2 1 згде . - показатели степени разрядовкода числа М;К - показатель степени старшегоразряда числа М;- весовой коэффициент соответствующего двоичного разрядачисла(0 либо 1)Логарифм по основанию два числа М равенк к -к 40Род И=йод (2 Х. к;2 )=К+1 одп(1+10+ - оС К)-К+ Вор,(1+Х)Таким образом, порядок логарифма числа Н равен показателю степени его старшего значащего,разряда. Длявычисления мантиссы логарифма в устройстве используется приближениеМор (1+Х)-Х+дх (3) где ьХ " поправка мантиссы.Для ее определения используется кусочно-линейная аппроксимация шестью отрезками прямыхХ/4+1/256, 0 с Х с 1/4; (4)(9)1-Х 13/4 Х 14При этом абсолютная ошибка вычисления мйнтиссы не больше О,010. В устройстве анализируются восемь старших разрядов числа Х, обозначенных Х -Х 8, считая Х старшим разрядом.Работа устройства начинается с поступления импульса записи на управляющий вход устройства, при этом двоичный код числа Н записывается в регистр 1 сдвига, а вычитающий3 г счетчик 2.устанавливается в состояние все "1", При поступлении тактовых импульсов на тактирующий вход устройства код числа Н сдвигается вправо и соответственно уменьшается выходное значение вичитающего счетчика 2, При появлении старшего значащего разряда числа Н в старшем разряде регистра 1 сдвига низкий потенциал его инверсного выхода поступает на вход элемента И 3 и запрещает дальнейший сдвиг информации. При этом на выходе вычитающего счетчика 2 в соответствии с выражением (2) получают порядок искомого логарифма числа О. На выходах регистра 1 сдвига образуется восьмиразрядный код числа Х,иэ которого далее согласно выражениям (3)-(9)формиру" ется мантисса логарифма. Восьмиразрядный код числа Х поступает на первую группу входов сумматора 7, разряды Х-Х подаются на входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4, с элементов ИСКЛЮЧА 101 ЕЕ ИЛИ 4 - на входи мультиплексоров 6 в зависимости от значения старшего разряда У, числа Х подаются либо инвертированные значения пяти разрядов Х -Х числа Х при Х=1, 1/2 Х О, либо прямые значения этих разрядов при Х =О, О йХ 1/2. Мультиплексоры 6, на адрееные входы которых подаются третий Х и второй Х разряды числа Х либо их инвертированные значения при 1/2 Х1, проверяют, в какой диапазон попадает число Х, и образуют необходимую поправку мантисси, которая подается на вторую группу входов с первого по пятый разрядов сумматора 7, При О Х 1/2, т,е. когда Х,=О, с выхода элемента НЕ 5 на вход переноса младшего разряда сумматора 7 поступает высокий уровень для уменьшения ошибки логарифмирования в этом интервале.Когда О й Х 1/4 либо 3/4Х 1, Х равны нулю и на второй вход первого разряда сумматора 7 поступает информация с первого или второго входов первого мультиплексора 6, на которые с выхода первого элемента ИСКЛ 10 ЧА 10 ЩЕЕ ИЛИ 4 поступает шестой разряд Х 6 (либо Х 6) числа Х. Аналогично на второй вход второго разря. да сумматора 7 поступает пятый разряд Х(либо Ху), на вход третьего разряда - четвертый разряд Х (либо Х), на вход четвертого разряла -95390 4 Когда 3/8 Х/2 либо 1/2 Х5/8, У. =1, Х. =1 (либо Х, =1, Х =1)и на вход первого разряда сумматора7 через первый мультиплексор б подается четвертый разряд Х (либо Х)числа Х, на входы второго и четвертого разрядов сумматора - нулевойпотенциал, на входы третьего и пятого разрядов сумматора - соответст- ЗОвенно У и Х (либо Х и У ), Формируя мантиссу логарифма в соответствии с (3); (б) и (7).После окончания сдвига на выходахсчетчика и сумматора спустя время, 35 необходимое для прохождения сигналав логических элементах устройства,устанавливается код, соответствующийлогарифму входного числа, и эта инФормация сохраняется до записи сле дующего преобразуемого числа в сдвиговый регистр. 5 1 О 15 20 45 50 55 третий разряд Х (либо У). На второй вход пятого разряда сумматора 7непосредственно с выхода пятого элемента ИСКЛЮЧАОЩЕЕ ИЛИ 4 подается,второй разряд У. (либо Х при 3/4Х 1) числа Х, Таким образом, вэтих диапазонах Х реализуются выражения (3), (4) и (9).Когда 1/4 Х 3/8 либо 5/8Х 3/4,Х =1, Х, =О, (либо У =1 и У,=О), навход первого разряда сумматора 7через первый мультиплексор б подается пятый разряд У (либо Х)числа Х, на вход второго разрядасумматора 7 " Х (либо У. ), на входы третьего и четвертого раэрядов -нулевой потенциал, на вход пятогоразряда - Х (либо У ),формируя мантиссу логарифма в соответствии с вы.ражениями (3), (5) и (8),формула изобретения Устройство для вычисления логарифма Числа, содержащее регистр сдвига, вычитающий счетчик, сумматор и элемент И, причем информационный вход устройства соединен с информационным входом регистра сдвига, инверсный выход К-го разряда которого, где К- количество разрядов регистра сдвига, соединен с первым входом элемента И, о т л и ч а ю щ е е с я тем, что, с целью повышения точности вычисления, в него введены с первого по чет вертый мультиплексоры, с первого по пятый элементы ИСКЛЮЧАЮПЕЕ ИЛИ и элемент НЕ, причем прямые выходы с,Заказ 618/55 Тираж 673 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий . 113035, Иосква, Ж, Раушская наб., д. 4/5Производственно-полиграФическое предприятие, г. Ужгород, ул. Проектная, ц 5 12 (К)-го по (К)-й разрядов регистра сдвига соединены с входами с вось мого по первый разрядов первого слагаемого сумматора, выход которого является выходом слагаемого сумматора, выход которого является выходом мантиссы устройства, входы с щестого по восьмой разрядов второго слагаемого сумматора соединены с входом логического нуля устройства, выходы с первого по четвертый мультиплексоров соединены соответственно с входа. ми с первого по четвертый разрядов второго слагаемого сумматора, прямой выход (К)-го разряда регистра сдвига соединен с первыми входами с первого по пятый элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и с входом элемента НЕ, выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с первым и вторым информационными входами первого мультиплексора, выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с третьим информационным входом первого мультиплексора и с первым и вторым информационными входами второго мультиплексора, выход третье - .го элемента ИСКЛ 1 ОЧАЮЩЕЕ ИДИ соединен с четвертым информационным вхо,дом первого мультиплексора, третьим информационным входом второго мультиплексора и с первым и вторым информационными входами третьего мультиплексора, выход четвертого элемента ИСКЛЮЧА 1 ОЩЕЕ ИЛИ соединен с первыми адресными входами первогои второго мультиплексоров, с первым адресным и четвертым информационным входами третьего мультиплексора, с первым адресным и с первыми вторым информационными входамичетвертого мультиплексора, вход логического нуля устройства соединенс четвертым информационным входом 1 О второго мультиплексора, с третьиминформационным входом третьего мультиплексора и с третьим и четвертыминформационными входами четвертогомультиплексора, выход пятого элемен та ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с вторыми адресными входами с первого почетвертый мультиплексоров и с входом пятого разряда второго слагаемого сумматора, вход переноса млад щего разряда сумматора соединен свыходом элемента НЕ, входпуска, устройства соединен свходом записи регистра сдвига и свходом установки вычитающего счет чика, тактовый вход устройства соединен с вторым входом элемента И,выход которого соединен с входомсдвига регистра сдвига и с входомвычитания вычитающего счетчика, вы 3 р ход которого является выходом порядка устройства, прямые выходы с(К)-го по (К)-й разрядов регист.ра сдвига соединены с вторыми вхо"дами с первого по пятый элементовИСКЛОЧАЮЩЕЕ ИЛИ соответственно,