Нелинейный интерполятор

"-Юфан Н АВТОРСКОМ ЕЛЬСТВ ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(56) Авторское свидетельство СССР, выданное по заявке У 3804604/24, кл. С 06 С 7/30, 1984.Авторское свидетельство СССР У 1125632, кл. С 06 6 7/30, 1983. (54) НЕЛИНЕЙНЫЙ ИНТЕРПОЛЯТОР (57) Изобретение относится к автоматике и вычислительной технике. Нелинейный интерполятор содержит блок задания аргумента, блок памяти узловых значений ординат интерполируемой функ ции, и кодоуправляемых делителей напряжения (где и = 2 х; х - степень интерполирующего полинома), блок инверторов, коммутатор, и/2 блоков памяти коэффициентов интерполяции,две группы по и/2 регистров и выходнойсумматор. В процессе работы по кодустарших разрядов аргумента осуществляется выборка узловых значений ординат для рабочей области интерполяции, а по коду младших разрядов -выборка значений коэффициентов интерполяции, С помощью кодоуправляемых делителей формируются произведения соответствующих узловых орди-.нат и коэффициентов интерполяции,которые затем суммируются в выходном,сумматоре. Упрощение интерполятораэа счет сокращения объема памятикоэффициентов интерполяции достигается на основе использования двухтактного режима выборки из блоковпамяти коэффициентовВ первом такте осуществляется выборка коэффициентов по значениям младших разрядов аргумента, представленных в прямом коде, а во втором такте - представленных в обратном коде 2 ил.Изобретение относится к автоматике и гибридной вычислительной технике и может быть использовано в аналоговых и аналого-цифровых вычислительных и управляющих устройствах исистемах.Цель изобретения - упрощение нелинейного интерполятора за счет сокращения количества блоков памятиФОкоэффициентов интерполяции.На фиг, 1 представлена блок-схеманелинейного интерполятора; на фиг.2зависимость коэффициентов полиномаЛагранжа от значений аргумента,5Интерполятор содержит блок 1 эа дания аргумента, например регис.трпамяти, блок 2 памяти узловых значений ординат интерполируемой функции,и кодоуправляемых делителей напряжения 3 (где и = 2 х, х - степеньинтерполирующего полинома), выходнойсумматор 4, коммутатор 5, блок 6 инверторов, блоки 7 памяти коэффициентов интерполяции, первую и вторуюгруппы регистров 8 и 9, первую и вто рую шины 10 и 11 ввода тактовых импульсов,Блок 2 памяти може быть выполненна перепрограммируемом запоминающем устройстве 12 и группе выходньгх цифро-аналоговых преобразователей 13.Нелинейный интерполятор работает следующим образом.Воспроизведение функций выполняется на основе использования интерпо.ляционного полинома Лагранжа где Ь;(и,) - коэффициенты интерполяции (Лагранжевые коэффициенты);1(х,) - узловые значения ординатинтерполируемой функции.При этом используется равномерный 45 шаг разбиения на узлы интерполяции, а сама интерполяция осуществляется в центральной части интервала изменения аргумента, которой соответствуют наименьшие скорости изменения50 коэффициентов интерполяции.На фиг. 2 изображена зависимость коэффициентов Ь,(и;) интерполяционного полинома Лагранжа третьей степени от значений аргумента а функции Е(х,) . Для полинома третьей степени в выбранном рабочем интервале нормированные значения коэффициентов Ьо(и) Ьо (и ) макс и Ь(и ) /Ьз(и) макс изменяются от нуля до единицы, афункции Ь (и ) и Ь,(и;) нормированыестественно. При этом, с учетом симметричного характера изменения коэффициентов интерполяции, на фиг. 2приняты обозначения: В процессе работы входной код М;аргумента поступает в блок 1. С выхода блока 1 старшими разрядами швходного кода из блока 2 памяти выбираются узловые значения интерполируемой функции Г(х), которые поступают на входы соответствующих цифроаналоговых преобразователей 13Опорные напряжения ф У подаются с полярностью, соответствующей полярностикоэффициентов Ь;(и ) в выбранном рабочем участке заданного интервала(фиг. 2) . Выходные напряжения УПп Цп1, цифро-аналоговых преа Ваобразователей 13 поступают на информационные входы кодоуправляемых делителей 3. Параллельно младшие разряды и, входного кода И, с выхода блока 1 поступают на первый вход коммутатора 5 и на блох 6 инверторов,С приходом тактового импульсана шину 10 код и,с первой группывходов коммутатора 5 поступает наадресные входы блоков 7 памятикоэффициентов интерполяции Ъ , Ь,Ь . Выбранные значения кодов Ъ (и ),Ь (и;) с выходов блока 7 памяти поступают на информационные входы соответствующих регистров 8 первой группы, в которые они записываются тем же тактовым импульсомс шины 10,Затем тахтовый импульс подается на шину 11. Этим тактовым импульсом разрешается прохождение черезкоммутатор 5 инвертированного значения и кода младших разрядов аргумента на адресные входы блоков 7памяти, Выбранные значения кодовЬ (й )Ъ(й ) с выходов блоков7 тем же тактовым импульсом заносятся в соответствующие регистры 9второй группыКоды обеих групп регистров Ги 9устанавливают коэффициенты передачисоответствующих делителей 3 напряже.ния,напряжения с выходов которых суммируются на выходном сумматоре 4. Свыхода сумматора 4 снимаются значения интерполируемой функции.Таким образом, использование свойства симметрии изменения коэффициентов интерполяции позволяет сократить в два раза количество блоков памяти коэффициентов интерполяции при сохранении точности воспроизведения функций,Для упрощения перенастройки на воспроизведение функций с одинаковыми узловыми значениями ординат и различной степенью интерполирующего полинома на входах выходного сумматора 4 может быть установлена группа выключателей 14, попарным выключением или включением которых обеспечивается переход на различные степени интерполирующего полинома с изменением значений соответствующих коэффициентов. Формула изобретенияНелинейный интерполятор, содержащий блоки памяти коэффициентов интерполяции, блок задания аргумента, выходы старших разрядов которого под- ключены к адресным входам блока памяти узловых значений ординат интерполируемой функции, соединенного выходами с аналоговыми входами и кодо- управляемых делителей напряжения (где и = 2:;-2, х - степень интерпо;лирующего полинома), выходы которыхподключены к входам выходного сумматора, о т л и ч а ю щ и й с я тем,что, с целью упрощения нелинейногоинтерполятора за счет сокращения количества блоков памяти коэффициентовинтерполяции, интерполятор содержитдве группы пои/2 регистров, блокинверторов и коммутатор, причемвыходы. младших разрядов блока задания аргумента соединены с входами блока инверторов .и первой группойинформационных входов коммутатора,подключенного второй группой информационных входов к выходамблока инверторов, первым управляющим входом - к первой шине ввода тактовых импульсов интерполятора и входам разрешения записи регистров первой группы, вторым управляющим входом - к второй шине ввода тактовыхимпульсов интерполятора и входамразрешения записи регистров второйгруппы, а выходами - к адресным входам блоков памяти коэффициентов интерполяции, причем выход каждогох-го (1д и/2 ) блока памятикоэффициентов интерполяции подключенк информационным входам 1-х регистров первой и второй групп, выходкаждого "го регистра первой группысоединен с управляющим входом -гокодоуправляемого делителя напряжения,а выход каждого -го регистра второйгруппы подключен к управляющему входу (и/2 + )-го кодоуправляемого делителя напряжения./49 Тираж 671ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д одписное 4/5 изводственно-полиграфическое предприятие,г, Ужгород, ул. Проектная