Матричное устройство для извлечения квадратного корня

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ ОРСНОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СВ 773617, кл. С 06 Г 7/38, 197Авторское свидетельство СССВ 857981, кл. С 06 Р 7/552, 19(54) МАТРИЧНОЕ УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ(57) Изобретение относится к вычислительной технике и может быть использовано для однотактного выполлз"ния операции извлечения квадратногокорня дробных и целых чисел в спецпроцессорах. Устройство содержитматрицу одноразрядных сумматоров,элементы ИСКЗПОЧА 10 ЩЕЕ ИЛИ, элементыНЕ с соответствующими связями. Цельизобретения - упрощение устройствадостигается сокращением аппаратурныхзатрат. Устройство работает по алгоритму извлечения квадратного корнябез восстановления остатка. 2 ил.(Оуув у,)фут.е. ойерации поразрядного ИСКЛЮЧАЮЩЕЕ ИЛИ(к.-1)-го разряда корня совсеми определенными доэтого цифрами,В предлагаемом устройстве использовано нескольно иное аналитическое преобразование выражения (1), пред. - ставляемого в окончательном виде формулой ц =2,1 +У + к "К- К.1зовано для однотактного выполнения операции извлечения квадратного корня дробных и целых двоичных чисел в специализированных вычислителях и быстродействующих ЭВМ.Цель изобретения - упрощение устройства на основе сокращения аппаратурных затрат.На фиг. 1 приведена структурная схема устройства при И=5; на фиг. 2 - примеры, поясняющие процесс вычисления квадратного корня в устройствеОбщим для предлагаемого устройства и прототипа является использование алгоритма извлечения квадратного корня без восстановления остатка. Применительно к дробным двоичным числам вычисление Н-разрядного корня У, связанного с подкоренным выражением Х и окончательным остатком (1 формулой 7 = Х - О, сводится к итерационному определению очередных остатков О (где 1 с = 1, 2, , И) по выражению1 О 15 20 25 30 35 40 45 50 55 Матричное устройство для извлечения квадратного корня (фиг. 1)содержит разряды 1 .информационноговхода, на которые поступает подкоренное выражение Х, выходы 2 разрядов результата устройства, на которых формируется корень У, шину 3логической единицы, шину 4 логического нуля, одноразрядные сумматоры 5,элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 6, элементы НЕ 7,Номера строк в устройстве (фиг. 1)возрастают сверху вниз, а элементовгв строках и номеров разрядных входов - слева направо.Устройство работает следующимобразом.На входы 1 поступает 2 М-разрядный код подкоренного выражения Х,разряды которого попарно, начиная состарших разрядов, поступают для анализа и вычисления очередных остатковв строки одноразрядных сумматоров 5матрицы,Первая. самая старшая цифра корняу , формируется на выходе переносаодноразрядного сумматора 5 1-ой строки. При этом у, равна 1, если любая.из цифр корня Х, или Х равна 1,что обеспечивается присутствиемсигнала логической единицы на входе 3. На выходе суммы одноразрядного сумматора 5 1-ой строки и выходе1-го элемента НЕ 7 формируется остаток первой итерации О которыйпосле умножения на коэффициент 2(что обеспечивается коммутациейстрок одноразрядных сумматоров 5),поступает на входы одноразрядныхсумматоров второй строки.ВтораЯ цифра корнЯ у формируется на выходе переноса 1-го однораз"рядного сумматора 5 второй строкиматрицы, При этом, помимо остатка0 (3), в процессе Формирования уучаствует следующая пара цифр подкоренного выражения х и х , а такжекод У, равный здесь у,. О (где цифра О обеспечивается поступлениемсигнала через вход 4). На выходахсуммы одноразрядных сумматороа 52-ой строки матрицы на выходе 2-гоэлемента НЕ 7 формируется остатоквторой итерации (1 , который послеумножения на коэффициент 2 поступает126 Ю 51 3на входы одноразрядных сумматоров 5 третьей строки.Третья цифра корня у Формируется"3на выходе переноса 1-го одноразрядного сумматора 5 третьей строки мат рицы, В процессе формирования у участвуют цифры х и х подкореннобго выражения, код 2 11 , а также код У , равный здесь у (у Я у ). При2этом вычисление у, 9 у выполняется на элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 6 3-й строки. На выходах одноразрядных сумматоров 5 третей строки матрицы формируется остаток 0 третьей ите 3рации, 5Процесс вычисления остальных цифр корня осуществляется далее аналогичным образом. Реализация условий выражения (2) выполняется формированием цифр корня на выходах пере носа первых из одноразрядных сумматоров каждой строки матрицы, на выходах суммы этих одноразрядных сумматоров вычисляется знак очередного остатка, который выражается здесь дополнительным кодом, Таким образом на выходах 2 устройство формируется код корня У.На фиг. 2 приведены два примера, поясняющих процесс вычисления квад ратного корня в устройстве, Для операндов, равных /484/1024 и /100/ 1024/, получены корни соответственно /22/32/ и /10/32/. В каждой из итераций осуществляется суммирование двух кодов, в результате чего формируется разряд переноса, отделенный, для наглядности, от остальных точкой, равной очередной цифре корня. Короткими горизонтальными черточками 40 выделены пары цифр подкоренного выражения, анализируемых в данной итерации. Сплощные вертикальные линии указывают на места этих цифр в суммируемых кодах. Пунктирные линии указывают на инвертирование соответствующих разрядов. формула изобретения 50Матричное устройство для извлечения квадратного корня, содержащее матрицу из Мстрок одноразрядных сумматоров, где И-разрядность выходного кода, по д + 1 одноразрядных 55 сумматоров в д-й строке (=2,Н) матрицы, причем каждая -я строка мат- рицы содержит элемент НЕ, а каждая 1-я строка (1 = 3,И) матрицы содержит1-2 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вход первого слагаемого 1-го одноразрядного сумматора Ь =- 1, 1 - 1) 3-йстроки матрицы подключен к выходу суммы+ 1)-го одноразрядного сумматора (3- 1)-й строки матрицы, выход переноса первого одноразрядного сумл матора (1-1)-й строки матрицы подключен к входу второго слагаемого первого одноразрядного сумматора 3-й строки матрицы, к первым входам (3-2) элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 3-й строки матрицы и к вторым входам 3-2 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ М-й строки матрицы (М=3+1,И, вход переноса 1-го одноразрядного сумматора д-й строки матрицы (7 = 1, ) подключен к выходу переноса (1+1)-го одноразрядного сумматора той же строки, вход первого слагаемого и вход переноса (1+1)-го одноразрядного сумматора -й строки матрицы подключены к (21-1)-му разряду и к 21-му разряду информационного входа устройства соответственно, выход первого одноразрядного сумматора -й строки матрицы подключен к -му разряду выхода результата устройства, выход р-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3-й строки матрицы (р = 1, 3-2) подключен к входу второго слагаемого. (р+1)-го одноразрядного сумматора 3-й строки матрицы, вход первого слагаемого д-го одноразрядного сумматора д-й строки матрицы подключен к выходу элемента НЕ 1-й строки матрицы, вход которого подключен к 22.-му разряду информационного входа устройства (Е =. д - 1), о т л ич а ю щ е е с я тем, что, с целью упрощения устройства, в него введен одноразрядный сумматор первой строки, вход первого слагаемого и вход переноса которого подключены соответственно к первому и второму разрядам информационного входа устройства, а выход суммы - к входу первого слагаемого первого одноразрядного сумматора второй строки матрицы, вход второго слагаемого одноразрядного сумматора первой строки матрицы подключен к.шине логической единицы устройства, а выход переноса является первым разрядом выхода результата устройства и подключен к входу второго слагаемого первого одноразрядного сумматора второй строки1260951 матрицы и к второму входу первогоэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3-й строки,входы вторых слагаемых -го иО 1РезуоьвапО 010Фиг,2 Составитель Хан-Магомедо к Коррек едактор Т. Парфенов ехред Л.Олей яск Заказ 523 Тираж Подпис осударственного комитета. СССРам изобретений и открытийква, Ж, Раушская наб., д. 1 роиэводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 00100101010 ВНИИПИ по 13035, х-й строки матрицы подключены кшинам логического нуля и логическойединицы устройства соответственно. 01 1 000