Фазовый компаратор

.8 адиотехпри одно содеров (ФВС) 5 и 6 нас (О М 00 г. 1 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ Н АВТОРСКОМУ СВИДЕТЕЛЬСТ(57) Изобретение относится к рнике. Повышается быстродействиеновременном упрощении устр-ва. Ожит формирователь входных сигнал1, состоящий из двух компараторов,. 801256138 пряжения, два Р-триггера 2 и 3 и триггер 4. Входное напряжение с фазовой манипуляцией преобразуется в ФВС 1 в две последовательности импульсов, причем на выходах ФВС 1 образуются импульсы, соотв-щие положит. и отрицат, полуволнам и четверть- волнам входным напряжений. Эти импульсы переключают Р-триггеры 2 и 3 и триггер 4 из одного логического состояния в другое. При переключении Р-триггера 3 в единичное состояние триггер 4 устанавливается в О и на его выходе образуется импульс с длительностью, определяемой длительностью посылки. Цель достигается введением Р-триггера 3. 1 з. п,ф-лы, 3 ил.125615025 выполненный в виде Р-триггера 2, дополнительный Р-триггер 3, и второй триггер 4. Формирователь 1 входных сигналов содержит первый и второй компараторы 5 и 6 напряжения.,Фазовый компаратор работает следую щим образом.На вход фазового компаратора поступает входное напряжение, например, с (О - а)- (О - л/2) фазовой манипуляцией (фиг. 2 а, За), которое преобразуется формирователем 1 входных сигналов в последовательности импульсов, причем на первом выходе формирователя 1 образуются импульсы, соответствующие положительным полу- и четверть- волнам входных напряжений (фиг. 2 б, Зб),1Изобретение относится к радиотехнике и может использоваться в информационно- измерительных устройствах.Цель изобретения - повышение быстродействия при одновременном упрощении.На фиг. 1 приведена структурная электрическая схема предлагаемого фазового компаратора; на фиг. 2 и 3 - временные диаграммы, поясняющие его работу.Фазовый компаратор содержит формирователь 1 входных сигналов, первый триггер,а на втором выходе - импульсы, соответствующие отрицательным полу- и четверть- волнам входных напряжений (фиг. 2 в, Зв). Импульсы на выходе формирователя 1 для положительных и отрицательных полу- и четвертьволнам могут быть организованы,например, путем подачи входного напряжения на два компаратора 5 и 6 напряжения и сравнения его с некоторыми пороговыми напряжениями - Б и +1.1,Например, в исходном состоянии все триггеры находятся в состоянии логического нуля. Тогда первый импульс с второго выхода формирователя 1 (фиг. 2 в, Зв) переключит Р-триггер 3 в состоянии логической единицы (фиг. 2 д, Зд), в котором он будет удерживаться до прихода импульса с первого выхода формирователя 1 (фиг. 2 б, Зб), который установит Р-триггер 3 в исходное нулевое состояние, при этом переключения Р-триггера 2 в единичное состояние не происходит, поскольку на его Р-входе до прихода первого импульса с первого выхода формирователя 1 присутствовал логический ноль с инверсного выхода Р-триггера 3. К моменту прихода второго импульса с выхода формирователя 1 Р-триггеры 2 и 3 находятся в состоянии логического нуля, поэтому произойдет переключение Р-триггера 2 в состояние логической единицы (фиг. 2 г, Зг) и одновременно триггер 4 по Ь-входу также переключится в состояние логической еди 30 35 40 45 50 38ницы (фиг. 2 е, Зе). Второй импульс со второго выхода формирователя 1 установит по К- входу Р-триггер 2 в исходное нулевое состояние. Третий импульс с первого выхода формирователя 1 переключит Р-триггер 2 в состояние логической единицы, а состояние триггера 4 останется прежним. Далее третий импульс с второго выхода формирователя 1 установит Р-триггер 2 в исходное нулевое состояние, а четвертый импульс с второго выхода формирователя 1 переключит Р-триггер 3 в единичное состояние, при этом триггер 4 установится в О и на его выходе образуется импульс с длительностью, определяемой длительностью посылки (фиг. 2 е, Зе).Формула изобретения1. Фазовый компаратор, содержащий формирователь входных сигналов, вход которого является входом фазового компаратора, первый и второй триггеры, причем первый выход формирователя входных сигналов соединен с первым входом первого триггера, отличающийся тем, что, с целью повышения быстродействия при одновременном упрощении компаратора, в него введен дополнительный Р-триггер, прямой выход которого соединен с К-входом второго триггера, а первый триггер выполнен на Р-триггере, первый вход которого является входом синхронизации, инверсный выход Р-триггера соединен с Р-входом дополнительного Р-триггера, а инверсный выход дополнительного Р-триггера соединен с Р-входом Р-триггера, прямой выход которого соединен с 5-входом второго триггера, выход которого является выходом фазового компаратора, второй выход формирователя входных сигналов соединен с входом синхронизации дополнительного Р-триггера, К-входом Р- триггера, вход синхронизации которого соединен с К-входом дополнительного Р-триггера.2. Компаратор по и. 1, отличающийся тем, что формирователь входных сигналов содержит первый и второй компараторы напряжения, выходы которых являются выходами формирователя входных сигналов, при этом неинвертирующий вход первого компаратора напряжения соединен с инвертирующим входом второго компаратора напряжения и является выходом формирователя входных сигналов, а инвертирующий вход первого и неинвертирующий вход второго компараторов напряжения соединены соответственно с источниками положительного и отрицательного опорного напряжения.1256138 Ъ абили витель ИИ. Верес816 Корректор И.МПодписное енного комитета етений и откры 5, Раушская наУжгород, ул. едактор С. Пекаказ 4833/54 ВНИИ по 113035,филиал ППСост Техре Тираж Государст елам нзобр сква, Ж - 3 Патент, г