Устройство прерывания

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 012495 Ш 4 СО АНИЕ ИЗ ТЕНИ ЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ АВТОРСКОМУ Св(54) УСТРОЙСТВО ПРЕРЫВАНИЯ (57) Изобретение относится к области вычислительной техники и может быть использовано в системах обработки информации с большим числом равнозначных внешних устройств. Данное изобретение решает задачу повышения производительности устройства при обработке информации, поступающей от множества равнозначных быстродейству ющих внешних устройств. Система прекропроцессорные систеЭнергоиздат, 1981,рывания включает в себя двоичныйсчетчик, дешифратор, отдельные триггеры запросов прерываний, регистрыприоритетов, сумматор и элементы ком-.бинационной логики (И, ИЛИ, НЕ). Двоичный счетчик циклически опрашиваетлинии прерываний от внешних устройстви соответствующие им линии приорите"та. Если на опрашиваемой линии имеется запрос на прерывание и его приоритет на данный момент оказывается больше приоритета процессора, счетчик останавливается и происходит прерываниепроцессора. После окончания процедурыпрерывания счетчик вновь продолжаетсчитать,.что дает возможность новомузапросу на прерывание, имеющему высо"кий приоритет, вызвать прерываниепроцессора. Каждый раз, когда счетчик останавливается и происходитпрерывание, код на выходах разрядовсчетчика указывает адрес прерывания. 1 ил.174151Изобретение относится к области вычислительной техники и может быть использовано н системах обработки информации, поступающей от большого числа быстродействующих внешних устройств, а также в системах управления объектами в реальном масштабе времени.Целью изобретения является расширение функциональных воэможностей 16 устройства за счет организации многоуровневой системы прерывания.На чертеже представлена структурная схема устройства прерывания.Устройство содержит счетчик 1 пре- И рываний, дешифратор 2, элементы И 3 группы, элемент И 4, элемент ИЛИ 5, триггер 6 обобщенного запроса прерывания, триггера 7 запроса. преры вания группы, Я групп по М элементов 20 И 8, элементы ИЛИ 9 группы, элемент ИЛИ 10, элементы ИЛИ-НЕ 11 группы, первый регистр 12, второй регистр 13, сумматор 14, элемент НЕ 15, элемент И-НЕ 16, тактовый вход 17, вход 18 25 сброса счетчика, входы 19 запроса прерывания устройства, выходы 20 адреса прерывания устройства, входы 21. 1-21.Х приоритета прерывания, выход 22 обобщенного запроса прерыва- ЗО ния, вход 23 сброса прерывания, входы 24 приоритета процессора.Устройство прерывания работает следующим образом.Первоначально, когда ни одно из внешних устройств не работает, все входы 19 запроса прерывания имеют нулевой потенциал. Это приводит .к установке всех триггеров 7 группы в состояние " 1". Двоичный счетчик 1 преры О ваний, предварительно обнуленный сигналом, поступившим по входу 18 сброса счетчика, перечитывает импульсы, поступающие, например от таймера, на тактовый вход 17 устройства. Триг- ф гер 6 находится в состоянии "О" и поэтому разрешает проходить импульсам со входа 17 через элемент И 4 на счетный вход двоичного счетчика 1. Те же импульсы с выхода элемента И 4 б через элемент ИЛИ 1 О поступают на стробирующие входы первого 12 и второго 13 регистров, обеспечивая занесение в регистры информации, поступающей на их входы. БВо второй регистр 13 в момент его стробирования заносится М-разрядный приоритет процессора, точнее приори 7 2тет той программы, которая в данныймомент выполняется процессором. Этотприоритет сравнивается в сумматоре14 с кодом, находящимся в первом регистре 12, В первый регистр 12 вмомент стробирования заносятся черезгруппы элементов И 8 и группу элемен.тов ИЛИ 9 трехразрядные приоритетывнешних устройств. Приоритеты внешних устройств устанавливаются импрограммно при пуске и могут бытьлибо меньше, либо больше текущегоприоритета процессора. Если в очередной момент стробирования первого12 и второго 13 регистров код в первом регистре 12 оказывается большекода во втором регистра 13, на выходе переноса из первого (старшего)разряда сумматора появляется сиг-.нал "1" Сигналы с выходов дешифратора 2,. управляемого двоичным счетчиком 1 прерываний, поочередно стробируют элементы И 3 группы и элементы И 8 ,групп. Если запросы на прерывание от внешних устройств не поступают, система работает циклически и после формирования сигнала с Х-го выхода дешифратора 2 вновь появляется сигнал на первом выходе дешифратора 2. Поскольку все триггеры 7 группы находятся в состоянии "1", схемы И 3 группы подготовлены к приему сигналов запроса прерывания от внешних устройств, При возникновении запроса на прерывание от какого-либо внешнего устройства, либо от нескольких внешних устройств сразу, на соответствующих этим внешним устройствам входах запроса 19 прерывания появляются положительные (единичные) потенциалы, Эти потенциалы не изменяют состояние триггеров 7 группы, так как эти триггеры срабатывают от нулевого потенциала, но в то же время вызывают появ" ление уровня "1" на выходе соответствующих элементов И 3 группы в момент их стробирования сигналами с выходов дешифратора 2. Сигнал "1" с выхода элемента И 3 группы поступает через элемент ИЛИ 5 на вход элемента И-НЕ 16. Если в этот момент на выходе переноса из старшего разряда сумматора появляется сигнал "1", он поступает на второй вход элемента И-НЕ 16, что, в свою очередь, вызывает появление сигнала "О" на его выходе, а это, в свою очередь, приводит к установке3 12 триггера 6 обобщенного запроса прерывания в состояние " 1". Такая ситуация означает, что запрос на прерывание, поступивший от внешнего устройства, имеет приоритет больше, чем у процессора.Установка триггера 6 в состояние "1" приводит, с одной стороны, к появлению сигнала на выходе 22 обобщенного запроса прерывания, а, с другой стороны, к запрету прохождения импульсов со входа 17 через элемент И 4 на двоичный счетчик 1 прерываний. Счетчик 1 прерываний останавливается, и на его выходах фиксируется код адреса прерывания, соответствующий номеру внешнего устройства, вызвавшего прерывание. Обобщенный запрос на прерывание, поступив в процессор, вызовет переход .к процедуре обработки .прерывания. После выполнения данной процедуры в устройство прерывания поступит сигнал 23 сброса прерывания (уровнем "О"). Этот сигнал вызовет появление на инверсном выходе триггера 6 уровня " 1" и, кроме того, поступит через элемент НЕ 15 на элементы И-НЕ 11 группы. В результате на выходе одной из схем И 11 группы, а именно на той, которая соответствует внешнему устройству, вызвавшему прерывание, появится сигнал с уровнем "О". Данный сигнал установит соответствующий триггер 7 группы в состояние "О", что, в конечном счете, приведет к исчезновению сигнала уровнем "1" на одном иэ входов элемента И 16. Таким образом триггер 6 окончательно установится в состояние "О", что вызовет исчезновение обобщающего запроса на прерывание на выходе 22 устройства.Формула изобретенияУстройство прерывания, содержащее 1-разрядный счетчик прерывания, где К = 2 , а М - количество входов запроса прерывания, дешифратор, группу иэ М элементов И, элемент И, элемент ИЛИ и триггер обобщенного запроса прерывания, причем выходы счетчика прерывания соединены с соответствующими входами дешифратора и являются выходами адреса прерывания устройства, выходы дешнфратора соединены с первыми входамисоответству. ющих элементов И группы, вторые вхо 495174 5 1 О 15 20 25 30 35 40 45 50 55 ды элементов И группы являются входами запроса прерывания устройства, выходы элементов И группы соединены с входами элемента ИЛИ, инверсный выход триггера обобщенного запрося прерывания соединен с первым входом элемента И, второй вход которого является тактовым входом устройства, а выход соединен с счетным входом счетчика прерывания, прямой вход триггера обощенного запроса прерывания является выходом обобщенного запроса прерывания устройства, а вход сброса прерывания устройства соединен с входом установки в "О" триггера обобщенного запроса прерывания, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных воэможностей устройства за счет органиэации многоуровневой системы прерывания, оно дополнительно содержит группу триггеров запроса прерывания, И дополнительных групп из М элементов, где М - количество уровней прерывания, группу из М элементов ИЛИ, второй элемент ИЛИ, группу из И элементов И-НЕ, первый и второй регистры, сумматор, элемент НЕ и элемент И-НЕ, причем третьи входы элементов И группы соединены с прямыми выходами соответствующих триггеров запроса прерывания группы, а входы установки в "1" триггеров запроса прерывания группы соединены с соответствующими входами запроса прерывания устройства, -й ( = 1 В) выход дешифратора соединен с управляющими входами элементов И -й дополнительной группы и информационным входом х-го элемента И-НЕ группы, информационные входы элементов ИэИ дополнительных групп являются входами приоритета устройства, а выходы соединены с входами соответствующих элементов ИЛИ группы, выходы которых соединены с соответствующими информационными входами первого регистра, выходы которого соединены с соответствующими входами первой группы сумматора, входы второй группы которого соединены с соответствующими инверсными выходами второго регистра, информационные входы которого являются входами приоритета устройства, выход переноса из старшего разряда сумматора соединен с первым входом элемента И-НЕ, второй вход которого соединен с выходом элемента ИЛИ,1249517 Составитель И,СорочанРедактор Н.Егорова Техред О.Гортвай Корректор Л.Пилипенко Заказ 4326/50 Тираж 671 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-полиграфическое предприятие г.ужгород, ул.Проектная, 4 а выход соединен с входом установкив " 1" триггера обобщенного запросапрерывания, вход сброса прерыванияустройства соединен с входом элементаНЕ, выход которого соединен с управляющими входами элементов И-НЕ группы, выходы которых соединены с входами установки в "0" соответствующих триггеров запроса прерывания группы,первый вход элемента ИПИ соединен свходом сброса счетчика прерывания, авторой вход соединен с информационнымвходом счетчика прерывания, выходэлемента ИЛИ соединен с управляющимивходами первого и второго регистров.