Устройство для демодуляции частотно-манипулированных сигналов

, 12464 А И 9) 4 Ь 27/14 ОПИСАНИЕ ИЗОБРЕТН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ НИЯ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ(56) Авторское свидетельство СССР В 172369, кл. Н.,ОЗ Э 3/02, 1963.Авторское свидетельство СССР У 1069184, кл. Н 04 Ь 27/14, 1982. (54) УСТРОЙСТВО ДЛЯ ДЕМОДУЛЯЦИИ ЧАСТОТНО-ИАНИПУЛИРОВАННЫХ СИГНАЛОВ (57) Изобретение относится к электро связи, Цель изобретения - упрощение ,устр-ва. за счет исключения некоторых блоков. Входной частотно-манипулированный сигнал поступает на фазовые детекторы (ФД) 2,3 ичерез элемент задержки 8 - на коммутатор 5. С ФД .2,3 напряжения поступают на вычитающий блок 1. В процессе работы на выхо де вычитающего блока 1 возникает двухполярное напряжение. Из этого напряжения пороговый блок 4 формирует управляющий сигнал для управления коммутатором 5. В результате входной сигнал подключается либо к узкополосному фильтру (УПФ) 7 на время действия частоты Г либо к УПФ 6 на время . действия частоты К . УПФ 6, 7 произ-, водят фильтрацию опорных сигналов . в заданной полосе частот ФД 2,3. С порогового блока 3 сигнал поступает на выход устр-ва. 1 ил.Заказ 4024/57 Тираж 624 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035; Москва, Ж, Раушская наб., д. 4/5 Производственно-полиграфическое, предприятие, г.Ужгород, ул.Проектная, 4 Иэобретение относится.к электросвязи и может использоваться в радиотехнических системах дЛя демодулиции сигналов.Цель изобретения - упрощение устройства за счет исключения фазовращателей, интеграторов, управляющего элемента, блока памяти, перемножителей и перестраиваемых генераторов.На чертеже представлена структурная электрическая схема устройства для демодуляции частотно-манипулированных сигналов.Устройство содержит вычитающий блок 1, первый 2 и второй 3 фазовые детекторы и. пороговый блок 4, а также коммутатор 5, первый 6 и второй 7 узкополосные фильтры и элемент 8 задержки;Устройство для демодуляции частотно-манипулированных сигналов работает следующим образом.Входной частотно-манипулированный сигнал и,(С) поступает на первые входы первого 2 и второго 3 фазовых детекторов и через элемент 8 задерж ки - на сигнальный вход коммутатора 5. В зависимости от частот манипуляции К, и Г, во входном сигнале и (1) на выходе одного из фазовых детекторов 2 и 3 создается положительное напряжение. При этом на выходе вычитающего блока 1 в процессе работы возникает двухполярное напряжение, из которого в. пороговом блоке 4 формируется управляющий сигнал, воздействующий на управляющий вход коммутатора 5, Коммутатор под действием управляющего сигнала подключает первый узкополосный фильтр 6 к входному сигналу во время действия частоты Г , а второй узкополосный фильтр 7 - во время действия частоты Г . Узкопелосные фильтры 6 и 7 проводят фильтрацию опорных сигналов в заданной .полосе частот, "определяемой нестабильностью опорных колебаний, скоростьюманипуляции и максимально возможным 5 числом последовательных одноименныхпосылок во входном сигнале. Величиназадержки сигнала элементом 8 задержЮки должна быть равна времени задержки сигнала в цепи, составленной из 10 фазового детектора 2 или 3 вычитающего блока 1 и порогового блока 4При этом опорные колебания на выходных узкополосных фильтрах 6 и 7 дос-тигают максимальных значений.15Ф о р м у л а и з о б.р е т е н и я Устройство для демодуляции частотно-манипулированных сигналов, содер жащее вычитаюп;ий блок, первый и второй фазовые детекторы, первые входыкоторых объединены с входом устройства, и пороговый блок, выход кото-рого является выходом устройства, 25 о т л и ч а ю щ е.е с я тем, что,с целью упрощения устройства за счетисключения фазовращателей, интеграторов, управляющегоэлемента, блокапамяти,- перемножителей и перестраи ваемых генераторов, в. него введеныкоммутатор, два узкополосных фильтраи элемент задержки, выход которогосоединен с сигнальным входом коммутатора, выходы которого через первый 3 и второй узкополосные фильтры соединены соответственно с вторыми входами1 ервого и второго фазовых детекторов,выходы которых подключены к входамвычитающего блока, при этом вход эле-.40 мента задержки соединен с первымвходом первого фазового детектора,а выход вычитающего блока через пороговый блок подключен к управляющему входу коммутатора.