Устройство для передачи и приема цифровых сигналов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 41,254 ТЕНИ СТВУ тковфровоес.72. ПРИобластиошибкицифроиз пе одер(КБ) ующииный блок, И. Кро- ополГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ И Н АВТОРСКОМУ СВИДЕ(54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИЕМА ЦИФРОВЫХ СИГНАПОВ(57) Изобретение относится кпередачи данных. Уменьшаютсяпри передаче быстроменяющихсвых сигналов. Устр-во состоиредающей и приемной сторон,жащих каждая кодирующий блоктри дешифратора (ДШ), декодирблок, сумматор, вычислительдва инвертора и два элементаме того, передающая сторона д 80241515 А 1 кительно содержит вычитатель, 2-й КБ и 4-й ДШ. На передающей стороне осуществляется распознавание ситуации перегрузки, т.е. выхода значения раэностного сигнала за предельное значение уровней квантования,как в положительной, так и в отрицательной подобластях, После втого осуществляется коррекция кода нижней границы зоны. На приемной стороне осуществляется декодирование принятогоиз канала связи сигнала и восстановление иэ него выходного сигнала,поступающего на выход всего устр-ваРазность значений входного и выходного сигналов устр-ва характеризуетошибку передачи сигналов. Цель достигается введением на передающей иприемной сторонах по два ДШ, вычислительному, блоку, два инвертора идва элемента И. 2 ил.124Изобретение относится к передаче данных и может найти применение при построении систем передачи сигналов в цифровой форме, например систем передачи сигналов цветного и чернобелого телевидения.Дель изобретения - уменьшение оши" бок при передаче быстроменяющихся цифровых сигналов.На фиг. 1 изображена структурно- электрическая схема передающей стороны устройства; на фиг, 2 - то же, приемная сторона устройства.Устройство содержит на передающей стороне вычитатель 1, первый кодирующий блок 2, первый дешифратор 3, второй дешифратор 4, декодирующий блок 5, сумматор 6, второй кодирующий блок 7, третий дешифратор 8, четвертый дешифратор 9, вычислительный блок 10, два инвертора 11, 12 и два элемента И 13, 14, а на приемной стороне - первый дешифратор 15, декодирующий блок 16, сумматор 17, кодирующий блок 18, второй дешифратор 19, третий дешифратор 20, вычислительный блок 21, два инвертора 22, 23 и два элемента.И 24, 25.Устройство работает следующим образом.Вычитатель 1 образует разностный сигнал путем вычитания из входного сигнала предсказанного сигнала с выхода сумматора б. Первый кодирующий блок 2, определяет правило разбиения области значений разностного сигнала на подобласти квантования и правило оценки, которое ставит в соответствие значениям разностного сигнала в подобласти одно из оценочных значений (код уровня). В первом дешифраторе 3 формируется выходной сигнал передающей стороны в соответствии со следующей логикой работы: а) если код сигнала на выходе первого кодирующего блока 2 (код уровня) меньше кода верхней границы зоны и одновременно больше. кода нижней границы зоны, то выходной сигнал будет равен разности кода сигнала с выхода первого кодирующего блока 2 и кода нижней границы зоны; б) если код сигнала на выходе первого кодирующего блока 2 больше кода верхней границы зоны, то выходной сигнал будет равен разности кодов верхней и нижней границ зоны; в во всех остальных случаях в канал связи поступает сигнал, соответ 1515 2ст 1 вующий нулю. Второй дешифратор 4Формирует код сигнала, эквивалентныйкоду сигнала с выхода первого кодирующего блока 2, с помощью суммиро вания кода выходного сигнала первого,цешифратора 3 с кодом нижней границызоны.,Декодирующий блок 5 выполняетфункцию, обратную функции первогокодирующего блока 2, Сумматор 6 выполняет Функцию предсказателя значений передаваемого сигнала на входеустройства на основе ранее переданных сигналов. Второй декодирующийблок 7 определяет правило разбиенияобласти значений предсказанного сигнала на зоны предсказания и правилооценки, которое ставит всем значениям предсказанного сигнала в зоне всоответствие значения кодов нижнейи верхней границ зоны предсказания,при этом с его первого выхода на входпервого,цешифратора 3 подается коднижней и верхней границ эоны предсказания, а со второго выхода - толькокод нижней границы зоны предсказания, Трегий дешифратор 8 выполняетфункцию распознавания крайних зон.Сигнал на его одном выходе появляется при минимальном (нулевом) зна- ЗО чении кода нижней границы зоны, а надругом выходе - при максимальномзначении этого же кода. Четвертыйдешифратор 9 выполняет функцию распознавания перегрузки сигнала. Сиг нал на его одном выходе появляетсяпри минимальном (нулевом) значениикода выходного сигнала первого дешифратора 3, а на другом выходепри максимальном значении этого же 4 О сигнала. Вычислительный .блок 1 О осуществляет коррекцию кода нижней границы зоны путем добавления или вычитания из его значения единицы вситуациях перегрузки. Для этого его 45 первый вход подключен к выходу второго декодирующего блока 7 для приема коца нижней границы зоны. На еговторой вход (добавления единицы)сигнал поступает с выхода третьего 50 дешифратора 8 через инвертор 11 ипервый вход элемента И 13 и с выхода четвертого дешифратора 9 черезвторой вход элемента И 13. На третий вход (вычитания единицы) сигнал 55 поступает с выхода третьего дешифратора 8 через инвертор 12 и первыйвход элемента И 14 и с выхода четвертого дешифратора 9 через второй12415154кодирующего блока 2 за предельноезначение уровней квантования, как вположительной, так и в отрицательнойподобластях. Если перегрузка первогокодирующего блока 2 распознана, токодирование будет осуществляться нев зоне, определяемой вторым кодирующим блоком 7, а в соседней (скорректированной) зоне, имеющей код номера1 О на единицу больше или на единицуменьше в зависимости от того, в какойиэ подобластей произошла перегрузка.Коррекция кода нижней границы зоныосуществляется в вычислительном блоке 1 О. Для этого на его входы подается код нижней границы с выходавторого кодирующего блока 7 и сигналы добавления или вычитания единицыс выходов элементов И 13 и 14. Скор 20 ректированное значение кода нижнейграницы зоны подается на второй входвторого дешифратора 4, Устройствопозволяет ускорить процесс отработки быстроменяющихся телевизионных25, сигналов и таким образом уменьшитьошибки в его передаче. 3вхрд элемента И 14. Выход вычислительного блока 1 О подключен ко второму входу второго дешифратора 4для передачи значения скорректированного кода нижней границызоны,Работа устройства рассматривается на примере передачи цифровогосигнала с восьмью разрядами на одинотсчет передаваемого сигнала, четырехраэрядной шкалой квантованияв первом кодирующем блоке 2 и девятью зонами во втором кодирующемблоке 7.На передающей стороне в вычитателе 1 из сигнала на входе и выходного (предсказанного) сигнала сумматора 6 образуется девятиразрядныйразностный сигнал. В первом кодирующем блоке 2 разностный сигналпреобразуется в четырехразрядныйкод уровня и передается на первыйвход первого дешифратора 3. На второй вход первого дешифратора 3 подаются из второго кодирующего блока 7 четырехразрядные коды нижнейи верхней границ зоны предсказания.В первом дешифраторе 3 код уровнясигнала преобразуется в соответствии с логикой его работы в трехразрядныи код выходного сигнала передающей стороны, который поступает вканал связи. Во втором дешифраторе4, декодирующем блохе 5 и сумматоре6 осуществляется преобразование выходного сигнала передающей стороныв предсказанное значение входногосигнала, поступающего на вход передающей стороны. Предсказанный сигнал ввычитателе 1 позволяет получить разностный сигнал и во втором декодирующем блоке 7 и определить коды нижней и верхней границ зоны предсказания. Выбор значений уровней квантования в первом кодирующем блоке 2и границ зон предсказания во второмкодирующем блоке 7 при передаче телевизионных сигналов осуществляется,как правило, экспериментальным путемс учетом психофизиологических свойствзрения.1 Дополнительно введенные в устройство третий 8 и четвертый 9 дешифраторы, вычислительный блок 1 О, два инвертора 11, 12 и два элемента И 13, 14 позволяют распознавать ситуации перегрузки, т.е. выхода значения раэ ностного сигнала на входе первого Работа устройства на приемнойстороне, которое по составу блоков представляет собой часть устройства 30передающеи стороны, заключается в декодировании принятого из канала связи сигнала и восстановлении из него выходного сигнала, поступающегона выход всего устройства. Разность З 5 значений входного и выходного сигнала устройства характеризует ошибку передачи сигналов. Формула изобретения40 Устройство для передачи и приемацифровых сигналов, содержащее на передающей стороне последовательно соединенные вычитатель, первый коди рующий блок, первый дешифратор, вто. рой дешифратор, декодирующий блок,сумматор и второй кодирующий блок, причем выход сумматора подключен к входу вычитателя, а на приемной стороне последовательно соединенные первый дешифратор, декодирующий блок, сумматор и кодирующий блок, о т л ич а ю щ е е с я тем, что, с целью уменьшения ошибок при передаче бы строменяющихся цифровых сигналов,на передающей стороне в него введены третий и четвертый дешифраторы, вычислительный блок и две цепи, каж1241.515 ис,Фас, 2 оставител ехред О.Г О, Андта ай орректор Т. Колб актор А, Долини аказ 3616/5 8 Тираж 62 ВНИИЛИ Государственного по делам изобретений и 113035, Москва, Ж, Раодписн митета СССРткрытийская наб., д..Производственно-полиграфическое предприятие, г. Ужгороц, ул. Проектна дая из которых состоит из последовательно соединенных инвертора иэлемента И, при этом первый выходвторого кодирующего блока подключенк второму входу первого дешифратора,а второй выход - к первому входу вычислительного блока и к входу третьего дешифратора, выходы которогоподключены к входам инверторов, выход первого дешифратора подключенк входу четвертого дешифратора, выходы которого подключены к вторымвходам элементов И, выходы которыхподключены к второму и третьемувходам вычислительного блока, выходкоторого подключен к второмувходу второ го дешифр атора, на приемной стороне введены второй и третий дешифраторы,вычислительный блок и две цепи, каждая иэ которых состоит из последовательно соединенных инвертора иэлемента И, причем выход кодирующегоблока подключен к первому входу вы"числительного блока и к входу второго дешифратора, выходы которого под 1 О ключены к входам инверторов, входпервого дешифратора соединен с входом третьего дешифратора, выходы которого подключены к вторым входамэлементов И, выходы которых подклю-,чены к второму и третьему входам вычислительного блока, выход которогоподключен к второму входу первого