Многоканальный формирователь кодов

тическии дато, 1978, Уф 2,чик кода Морзе.с, 46-49.Бордюговскийдатчик кода МорУ 7, с. 31-34. Клавиатурныйадно, 1978,ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ПИСАНИЕ ИЗОБ ВТОРСНОМУ СНИДЕТЕЛЬСТ(1) Московский ордедена Трудового Красиститут инженеров желтранспорта,(57) Изобретение относится к автоитике, в частности к формированиютифровой информации, и может бытьиспользовано при создании цифровыхсистем управления для различных отраслей промышленности, Изобретениезволяет расширить функциональныевозможности устройства за счет обепечения непрерывного контроля. Устройство содержит задающий генерато1 импульсов, делитель 2 частоты,формирователь 3 адреса, блок 4 памяти, дешифратор 5 адреса, формирователь 6 номера разряда кодовой кобинации, два мультиплексора 7, 9,формирователь 8 кода контрольнойточки, выходной блок 11. 2 ил.Изобретение относится к вычислительной технике, в частности к Формированию цифровой информации, и может быть использовано при создании цифровых систем управления для различных отраслей промышленности,Цель изобретения - расширение функциональных возможностей путем обеспечения непрерывного контроля работы.На фиг. 1 представлена структурная схема устройства; на Фиг. 2 - временные диаграммы, поясняющие его работу.Устройство содержит задающий генератор 1 импульсов, подключенный через делитель 2 частоты к Формирователю 3 адреса, все выходы которого подключены к адресным входам блока 4 памяти и дешифратора 5 адреса, причем стробирующий вход дешифратора 5 подключен к выходу делителя 2 частоты, выход старшего разряда Формирователя 3 адреса соединен с входом формирователя 6 номера разряда кодовой комбинации, Выходы дешифратора 5 адреса подключены к информационным входам первого мультиплексора 7, адресные входы которого соединены с выходами формирователя 8 кода контрольной точки. Выход старшего разряда формирователя 6 подключен к входу формирователя 8 кода контрольной точки, а все выходы формирователя 6 соединены с адресными входами второго мультиплексора 9, информационные входы которого подключены к выходам блока 4 памяти. Выход первого мультиплексора 7 является первым контрольным выходом 10. Кроме того, выходы дешифратора 5 адреса подключены к управляющим входам выходного блока 11 содержащего по числу каналов коммутаторы 12,112,г, выходы которых подключены к тактовым входам соответствующих 1) -триггеров 13.1,13.г, инФормационные входы которых соединены между собой и подключены к выходу второго мультиплексора 9 и к второму контрольному выходу 14.Устройство работает следующим образом.На вход формирователя 3 адреса, представляющего собой двоичный счетчик, от задающего генератора 1 импульсов с помощью делителя 2 частоты поступают импульсы с частотой 2 Гт, где , - тактовая частота форми 4094550 С помощью дешифратора 5 адреса двоичные значения адреса преобразуются в унитарный код, причем на выходах дешифратора 5 нормально присутствует сигнал логической единицы, а в момент совпадения значения адреса и стробирующего импульса на соответствующем входе появляется сигнал логического нуля (Фиг,2, диаграммы 0-15), Эти сигналы поступают в коммутаторы 12 выходного блока 11, состояние которых т.е, цепь соединения одного из входов с выходом, соответствует кодовой комбинации, которую необходимо сформировать. При этом на выходе коммутатора 12 появляется сигнал логического нуля тольков тот момент, когда этот сигналимеется на соответствующем вьходе руемого устройства кодового сигнала,разрядность формирователя 3, Навыходах Формирователя 3 адреса последовательно во времени образуются двоичные комбинации, поступающие на адресные входы блока 4 памяти, в котором записаны все формируемые кодовыекомбинации. В результате этого на выходах блока 4 памяти последовательно10 во времени в виде параллельного кодавыставляются все комбинации Формируемого кода. Одновременно формирователь 6 номера разряда кодовой комбинации,представляющий собой двоичный счет 15 чик, вырабатывает последовательно вовремени двоичные номера разрядов формируемой кодовой комбинации, причемформирователи 3 и 6 включены такимобразом, чтобы за время Формирования. двоичного номера одного разряда комбинации Формирователем б на выходахформирователя 3 выставлялись двоичные адреса всех кодовых комбинаций(фиг.2, диаграммы а, б, в, г, д, е,ж, з, для т,=3) .При этом на выходахблока 4 памяти за время выдачи формирователем 6 одного двоичного номераразряда последовательно во временипоявляются все кодовые комбинации(Р, - Р), а на выходах второго мультиплексора 9 за это же время выдаются только значения разрядов, соответствующих состоянию формирователя б, всех кодовых комбинаций(см.фиг.2 и). За первый период выдаются только первые разряды всех кодовых комбинаций, за второй период -только вторые разряды, за третий период - только третьи и т.д,Контроль правильной работы устройства осуществляется сравнением сигналов на выходах 10 и 14 с эталонным, например с выходными сигналами в этих точках второго такого же устройства, При этом по сигналам с выхода 14 контролируется правильное функционирование генератора 1, делителя 2 частоты, формирователя 3 адреса, блока 4, формирователя 6 и мультиплексора 9, а с выхода 10- дешифратора 5, определяющего выбор кодовой комбинации. Для контРоля всех выходов дешифратора 5 используется первый мультиплексор 7, управляемый Формирователем 8 кода номера контрольной точки. Контроль правильного функционирования коммутаторов 12 и Р -триггеров 13 может производиться по выходным сигналам триггеров. 13. Объем памяти блока 4 памяти опре деляется количеством формируемых кодовых комбинаций и их разрядностью, Разрядность формирователей 3 и 8 должна соответствовать двоичному числу кодовых комбинаций, а разрядность формирователя 6 - разрядности кодовых. комбинаций. дешифратора 5, а следовательно, когда на выходах блока 4 памяти выставлена необходимая кодовая комбинация.Выходной сигнал логического нуля свыхода коммутатора 12 поступает натактовый вход соответствующего Э -триггера 13 (см.фиг.2 диаграмму г ),при этом на его информационный входподается от второго мультиплексора9 значение соответствующего разряда выбранной кодовой комбинации.Таким образом, на выходе В -триггера 13 последовательно формируютсязначения соответствующего разряда выбранной кодовой комбинации,1228288 4Формула изобретенияМногоканальный формирователь кодов, содержащий генератор импульсов,соединенный с делителем частоты,формирователь адреса, выходы которогоподключены к входам блока памяти,и выходной блок, о т л и ч а ю щ и йс я тем, что, с целью расширенияфункциональных возможностей путем10 обеспечения непрерывного контроляработы, в него введены формирователь номера разряда кодовой комбинации, формирователь кода контрольнойточки, дешифратор адреса, первыйи второй мультиплексоры, а выходнойблок состоит из коммутаторов и 9триггеров, выход делителя частотысоединен с входом Формирователя адреса и стробирующим входом дешифратора адреса, информационные вхоцыкоторого объединены с соответствующими входами блока памяти, а выходыподключены к информационным входампервого мультиплексора и входам ком 25 мутаторов выходного блока, выходыкоторых подключены к тактовым входам соответствующих 3 -триггероввыходного блока, выходы которых являются выходами устройства, а информационные входы Э -триггеров подключены к выходу второго мультиплексора, информационные входы которогосоединены с выходами блока памяти,а адресные входы подключены к выхо 35дам формирователя номера разрядакодовой комбинации, вход которогосоединен с выходом старшего разрядаформирователя адреса, а выход старшего разряда формирователя номераразряда кодовойкомбинации подключен40к входу формирователя кода контроль- .ной точки, выходы которого соединены с адресными входами первого муль"типлексора, выход которого является45первым контрольным выходом устройстваа выход второго мультиплексоравторымконтрольным входомустройства.1228288 1 й Ж Кривуцен тел Корректор А. Об актор Н. Киштулинец.Бои аказ 2298 5 сное о водственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,П ВНИИПИ Госуд по делам и3035, Москва Соста Техре Тираж 8енного ретении и -35, Раушс митета СССРткрытийая наб., д, 4/5