Датчик телеграфного кода

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСН ИХРЕСПУБЛИН 5114 Н 04 1. 3/04 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬПИЙ ИЗОБРЕТЕНЕТЕЛЬСТВУ ОПИСАНИ АВТОРСКОМУ 8874/2408.8402.86. БСемено(54 (57 ФНОГО КОДАносится к технике ения - повышение ия телеграфного афного кода сосигналов, вход буферной памяа, формирователь ронизации, первый ыи блок совпаде- Т 9, второй БС 10 яз оч держиной ти 5 к ри ия ДАТЧИК ТЕЛЕГРИзобретение оти. Цель изобретости формированДатчик телегт блок 1 вводрегистр 2, блорегистр 4 сдвида, блок 6 сингер (Т) 7, пер(БС) 8, второй 8021 2 собирательный блок (СБ) 11, элемент12 задержки, третий Т 13, третийБС .14, четвертый Т 15. Цель достигается введением входного регистра 2,БС 10 и последовательно соединенныхСБ 11, элемента 12 задержки, Т 13, ккоторому подключен выход блошка 3 буферной памяти, БС 14, к которому подключен нулевой выход Т 7, и Т 15.СБ 11 необходим для того, чтобы независимо от разрядности набранногокода знака был произведен пуск датчика ка процесс записи. Злемент 12 за-держки необходим для того, чтобы исключить влияние на запись переходныхпроцессов блока 1. БС 10 срабатывает при наличии на его входах нулевых сигналов на его выходе появляется сигнал установки записи.Этот сигнал поступает на адресныйвход блока 3 и обеспечивает записькода, который установлен во вхоцномрегистре 2.Пропадание информации назапись исключается вследствие того,что она временно хранится во входном 1210230регистре 2 до момента окончания записи, Если одновременно поступаютсигналы на. запись и считывание, топроцесс записи будет вторым по сравнению с процессом считывания1 ил.20 1Изобретение относится к технике связи и может использоваться для построения датчиков телеграфных кодов, в частности датчиков кода Морзе.Цель изобретения - повышение 5 точности формирования телеграфного кода.На чертеже представлена структурная электрическая схема предложенного датчика, 10Датчик телеграфного кода со,цержит блок 1 ввода сигналов, входной регистр 2, блок 3 буферной памяти, регистр 4 сдвига, формирователь 5 кода, блок 6 синхронизации, первый ,15 триггер 7, первый блок 8 совпаде- ния, второй триггер 9, второй блок 10 совпадения, собирательныи блок 11, элемент 12 задержки, третий триггер 13, третий блок 14 совпадения и четвертый триггер 15.Датчик работает следующим обра" зом.При записи оператор с помощью блока 1 вводит необходимый знак. С вы 25 хода блока 1 ввода сигналов код выбранного знака поступает на входной регистр 2. Последний может быть выполнен в виде статических триггеров, количество которых соответствует разрядности кода на выходе блока 1, Сигналы набранного кода параллельно поступают на информационный вход блока 3 буферной памяти и на собирательный блок 11, который необходим 35 для того, чтобы независимо от разрядности набранного кода знака, был произведен пуск датчика на процесс записи. Сигнал с выхода собирательного блока 11 поступает на вход эле мента 12 задержки. Элемент 12 задержки может быть выполнен в виде ждущего мультивибратора (формирователя одиночного импульса) и необходим для 2того, чтобы исключить влияние на запись переходных процессов блока ввода сигналов. Переходные процессы в блоке 1 ввода сигналов проявляются в виде дребезга контактов клавиатуры, которая является обычной составной частью блоков ввода сигналов. После завершения переходных процессов в блоке 1 ввоца сигналов задним Фронтом импульса элемента 12 задержки переключается в единичное состояние третий триггер 13. Сигнал единицы с выхода третьего триггера 13 поступает на первый вход третьего блока 14 совпадения. Если в этот момент нет процесса считывания, то с первого триггера 7 на втором входе третьего блока 14 совпадения также имеется единичный сигнал. В этом случае третий блок 14 совпадения срабатывает, и его выходной сигнал поступает на тактовый вход четвертого триггера 15. Последний переключается, и на его втором выходе появляется нулевой сигнал, Этот сигнал поступает на первый вход первого блока 8 совпадения, блокируя его работу и на первый вход второго блока 10 совпадения. Если в этот момент нет процесса считывания, то с первого выхода первого триггера 7 поступает нулевой сигнал на первый вход второго блока 10 совпадения, Второй блок 10 совпадения срабатывает при наличии на его входах нулевых сигналов. На выходе второго блока 10 совпадения при этом появляется сигнал установки записи, Этот сигнал поступает на адресный вход блока 3 буферной памяти и обеспечивает запись кода, который установлен во входном регистре 2. После того,как прием кода знака заканчивается, на выходе окончания записи блока 3 буферной памяти появляется сигналсброса, которым приводятся в исходное состояние входной регистр 2, третий 13 и четвертый 15 триггеры, Одновременно с приведением в исходное состояние четвертого триггера 15 деблокируется первый блок 8 совпадения и блокируется второй блок 10 совпадения. Д результате схема готова к процессу считыванияПроцесс считывания происходит в 1 О следующем порядке.Если регистр 4 сдвига оказывается свободен, и формирователь 5 кода заканчивают формирование ранее введенного знака, то на выходе блока 6 15 синхронизации появляется сигнал пуска считывания. Этот сигнал поступает на тактовый вход второго триггера 9, который переключается в единичное состояние. Сигнал единицы с выхода второго триггера 9 поступает на второй вход первого блока 8 совпадения. Если в этот момент нет процес - са записи, то с четвертого триггера 15 на первом входе первого блока 8 совпадения также имеется единичный сигнал. В этом случае первый блок 8 совпадения срабатывает, и его выходной сигнал поступает на тактовый вход первого триггера 7. Первый триггер 7 переключается, и на его втором выходе появляется состояние нулевого сигнала. Этот сигнал поступает на второй вход третьего блока 14 совпадения, блокируя его работу, На первом35 выходе первого триггера 7 появляется состояние единичного сигнала, который блокирует работу второго блока 10 совпадения, приводит в действие адресный вход блока 3 буферной памяти и обеспечивает считывание кода знака, который ранее был в нем записан. 25 После того, как считываемый код знака принимается регистром 4 сдвига, на выходе окончания .считывания бло 45 ка 3 появляется сигнал сброса, которым приводятся в исходное состояние первый 7 и второй 9 триггеры, Приведением в исходное состояние первого триггера 7 деблокируются одновременно второй 10 и третий 14 блоки совпадения. В результате схема вновь готова к процессу записи, В случае, если создаются условия для одновременного срабатывания первого 7 и четвертого 15 триггеров, и они срабатывают одновременно, то вследствие того, что второй блок 10 подключен к противофазным выходам первого 7 и четвертого 15 триггеров, на выходе второго блока 10 имеется нулевой сигнал. Таким образом, процесс установки записи откладывают до окончания момента считывания. Пропадание информации на запись исключается вследствие того, что она временно хранится во входном регистре 2 до момента окончания записи, т.е. процесс записи в случае одновременного поступления сигналов на запись и считывание ставят вторым в очередь, по сравнению с процессом считывания.Формула изобретенияДатчик телеграфного кода, содержащий блок ввода сигналов, первый блок совпадения, два триггера и блок буферной памяти, выходы которого через регистр сдвига подключены к входам формирователя кода, выходы которого соединены с входами блока синхронизации, при этом единичный выход первого триггера подключен к адресному входу блока буферной памяти, первый сигнальный выход которого соединен с установочным входом первого триггера, о т л и ч а ю - щ и й с я тем, что, с целью повьппения точности формирования телеграфього кода, в него введены входной регистр, второй блок совпадения и последовательно соединенные собирательный блок, элемент задержки, третий триггер, к установочному входу которого подключен второй сигнальный выход блока буферной памяти, третий блок совпадения, к второму входу которого подключен нулевой выход первого триггера, и четвертый триггер, выход которого подключен к первому входу первого блока совпадения, выход которого соединен с тактовым входом первого триггера, и к первому входу второго блока совпадения, втЬ- рой вход и выход которого соединены соответственно с единичным выходом первого триггера и с сигнальным входом блока буферной памяти, первый сигнальный выход которого подключен к установочному входу второго триггера, тактовый вход и единичный выход которого соединены соответственно с выходом блока синхронизации и с вторым входом первого блока совпадения, причем выходы блока ввода сигналов подключены к информацион 3 1210230 Ьным входа входного регистра, выходы установочным входом входного регистра, которого подключены к информационным выходы которого подключены к входам входам блока буферной памяти, второй собирательного блока, и с установочсигнальный выход которого соединен с ным входом четвертого триггера.Составитель Л. Москевич Редактор О. Головач Техред И,Лсталош Корректор Л, ПатайЗакаэ 533/бО Тираж 624 Подписное ВНИИПИ Государственного комитета СССР по делам иэобретений и открытий 113035, Москва, )К, Раушская наб., д. 4/5 Филиал ППП "Патент", г. Ужгород, ул, Проектная, 4