Датчик сигнала ошибки

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН ИСАНИЕ БР ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬПИЙ АВТОРСКОМУ СВИДЕТЕЛ(71) Всесоюзный заочный электротехнический институт связи(56) Авторское свидетельство СССР У 113346, кл. О 01 Б 23/06, 1958.Авторское свидетельство СССР У 641628, кл. Н 03 С 3/08, 1976, (54)ДАТЧИК СИГНАЛА ОШИБКИ (57)Изобретение м.б. использовано в прецизионных генераторах сигналов с частотной модуляцией в радиолокационных и связных системах, в акустоэлектронных фурье-процессорах. Цель изобретения - повышение быстродействия, Устройство содержит опорный генератор 1, делитель частоты 2, блок памяти (БП) 3, делитель частоты с переменным коэффициентом делеЯО 1210201 5114 Н 03 0 13/00, Н 03 С 3/02 ния (ДПКД) 4, два счетчика 5, 6,блок исключения импульсов 7 и блоккомпенсации шумов добротности (БКШД)8 Когда уровень напряжения на выходе делителя частоты 2 изменяется,счетчики 5, 6 переходят в счетныйрежим, счетчик 6 по импульсам с выхода ДПКД 4 формирует код адреса дляобращения в БП 3, а счетчик 5 по импульсам, извлекаемым из БП 3, формирует код деления ДПКД 4 К =епС К 1,Поскольку команда на исключение импульсов при смене адреса из БП 3 поступает не в каждом такте, код деления частоты поспедовательно соединенных блока исключения импульсов7 и ДПКД 4 оказывается дробным. Этиошибки дробности устраняются в БКШД8, на который из БП 3 поступает многоразрядный код управления. Приведены два примера выполнения БКШД 8.2 ил,деляться нг чаще, чем один раз эавремя Т,р = 1/Г , что обуславливаетсрнизкое быстродействие,В предложенном датчике сигналаошибки коды К и К могут приниматьНнецелочисленные значения, в результате чего частота сравнения Р мосржет быть выбрана много большеи, чем-Я/7, причем существенно возрастает быстродействие,Однако, иэ-за того, что коды КнК, а следовательно и код К К +2н+ 0,5 КК нецелочисленны, импульсына выходе последовательно включенныхблока 7 исключения импульсов и ДПКД4 даже при строгом соблюдении законаизменения Фазы (2) неэквидистантны,что является причиной возникновенияшумов дробности (систематических ошибок),Присутствие фазовых отклонений1(т,) приводит к тому, что импульсына выходе ДПКД 4 появляются в моменты времени , отличные отПодставляя у= К - ч/2/2 н в равенство"Г.9 х" 5" Ик 11 (цх)=2 Я еп (К Коб К 1 с ),решая полученное уравнение относительно у в предположении, что откклонения фазы 4(С) от желаемого закона фазы (2) невелики, получаем6(,х 1 276 ч (3)Кгде Б - крутизна дискриминационнойхарактеристики; К р =К К +1 н+ 0,5 К К -С(К+0,5 К К ); К=Кн+КК - текущий код частоты.В (3) первое слагаемое пропорционально измеряемым фазовым ошибкам .(С) во входном сигнале 0, а второе представляет собой систематическую погрешность измерения, обусловленную дробностью коэффициента деления.Датчик сигнала ошибки должен формировать на своем выходе напряжение(4)В силу того, что характер изменения кодов К и Кр в зависимости от К известен, становится возможным обеспечить переход от (3) к (4), Это осуществляется в блоке 8, в котором производится компенсация шумов дроб 1 О 15 20 25 30 35 40 45 50 55 Когда на выходе делителя 2 частоты присутствует низкий уровень напряжения, на выходе первого счетчика 5 Формируется код начальной частоты К , определяющий начальный коэффициент деления ДПКД 4. При этом из блока 3 памяти по нулевому адресу извлекаются нулевые управляющие сигналы, которые поступают на управляющий вход блока 7 исключения импульсов и блока 8 компенсации шумов дробности. Когда уровень напряжения на.выходе делителя 2 частоты изменяется, первый и второй счетчики 5 .и 6 переходят в счетный режим, причем второй счетчик 6 по импульсам с выхода ДПКД 4 Формирует кодФ адреса для обращения к блоку З.памяти, а первый счетчик 5 по импульсам, извлекаемым из блока 3 памяти, формирует код деления ДПКД 4 Кеп 1 К. Поскольку команда на исключение импульсов при смене адреса из блока 3 памяти поступает не в каждом такте, код деления частоты последовательно соединенных блока 7 исключения импульсов и ДПКД 4 ока- зывается дробным. Эти ошибки дробности устраняются в блоке 8, йа который из блока 3 памяти поступает многоразрядный код управления.В блоке 8 (фиг. 2 а) выходное напряжение фазового детектора 9 умножается сначала в перемножителе 10 на преобразованный к аналоговому виду код частоты К, а затем в сумматоре 13 к нему добавляется преобразованный к аналоговому виду код фазы К, Преобразование кодов К и К,р осуществляется соответственно в ЦАП 11 и 12, В блоке 8 компенсации ,фиг. 2) ошибки дробности снижаются за счет введения до фазового детектора 14 линии 17 задержки, управляемой кодом К, = К /К , извлекаср С фемьм из блока 3 памяти. Постоянная чувствительность к отклонению фазыобеспечивается умножением напряжения с выхода фазового детектора 14 на преобразованный к аналоговому виду в ПП 16 код частоты К 10201 4ности и сравнение преобразованнойимпульсной последовательности (с выхода ДПКД 4) с эталонной, поступающей от опорного генератора 51210201 Формула изобретения Датчик сигнала ошибки, содержащий последовательно соединенные опорный генератор и делитель частоты, выход которого соединен с установочным входом первого счетчика, а также делитель частоты с переменным коэффициентом деления, управляющие входы которого соединены с кодовым выходом первого счетчика, о т л ич а ю щ и й с я тем, что, с целью повышения быстродействия, в него введены блок исключения импульсов, выход которого со счетным входом делителя частоты с переменным коэффициентом деления, блок компенса. - ции шумов дробности, вход опорного сигнала которого соединен с выходом опорного генератора, блок памяти, 1 Составитель Г. ЗахарченкоТехред М,Пароцай Корректор С.Иекмар ктор Р. Цицик ПодписноеСССР го комитетй и открытРаушская 4/5 иал ППП "Патен Ужгород, ул, Проектн з 530/58 Тир ВНИИПИ Государственн по делам изобретен 113035, Москва, Жвыход первого разряда которого соединен с управляющим входом блокаисключения импульсов, выход второгоразряда которого соединен со счетным входом первого счетчика, а выходы остальных разрядов - с управляющими входами блока компенсациишумов дробности, и второй счетчик, 10 установочный вход йоторого соединенс выходом делителя частоты, а кодовые выходы - с адресными входамиблока памяти, при этом выход делителя частоты с переменным коэффици ентом деления соединен с информационным входом блока компенсации шумов дробности и со счетным входомвторого счетчика, вход блока исключения импульсов является входом, а 20 выход блока компенсации шумов дробности - выходом датчика сигнала ошибки.