Устройство переменного приоритета

) О АНИЕ ИЗОБРЕТЕНИЯ КОМУ СВИД В стройс надежносостигаетс овых введение воляющих и ситоищии ции вырабатыва ал. Устройство нения приорить регистазбитыйенты И эв блок во СС 1980 на группы три лементы ИЛИ,э овки сигналов Э и Т, Фор ы ИЛИ адерж Изобре ой тех зл лемгналь вано ыи выход. Пов остигается за ы Формировате ИЛИ, И, злемен ни вованием устроиется веден емент ства п СССР Ф рскому 4. Цел видетельс изобретен еиов з жки ОСУДАРСТВЕННЫЙ КОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ 61) 73795421) 3778516/24-2422) 09.08.8446) 30.01.86, Бюл72) Б,С.Богумирск53) 681.325(088.856) Авторское сви737954, кл. С 06 ИСТВО ПЕРЕМЕННОГО ПРИОРИ ение относится к вычислиике и может быть испольислительных системах и повьппе котора блоков случае соотве содерж тетов, ров,злеузл ия, ств мен ты тва, вых ли импул мент ИЛИ ент И, с надежно ементы прерыы уст" ов, зле 1208554Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах.Целью изобретения является повышение надежности устройства,На чертеже приведена схема устройства а.Устройство содержит регистр 1хранения приоритетов, состоящий изтрех групп 2,-2триггеров, причем в первой группе содержится тритриггера 3-3 з, во второй - дватриггера 4и 4 , а в третьей -один триггер 5 элементы И 6 - бзузлов 7 - 74 блокировки сигналовпрерывания, элементы ИЛИ 8, элементы НЕ 9, элементы И 10, входы11 - 11 устройства, выходы 12-124 устройства, формирователи импульсов 13,-134, элементы ИЛИ-НЕ 14 и15, элемент ИЛИ,16, элементы 17 и18 задержки, элемент И 19 и сигналь"ный выход 20 устройства.Устройство работает следующим образом,Состояние триггеров регистра 1хранения приоритетов определяет распределение приоритетов между входами 11, - 114, Нулевое содержимое регистра 1 задает такое распределение приоритетов, при котором входу11 присвоен самый высокий приоритет, а входу 11 - самый низкий.Если все триггеры регистра 1 установлены в единичное состояние, тораспределение приоритетов изменитсяна противоположное: входу 114 будетприсвоен самый старший приоритет, авходу 11 - самый младший,В регистр 1 можно занести произвольный код (цепи ввода в регистр 1на схеме не показаны), определяющийраспределение приоритетов между входами 11- 11, Каждый триггер регистра 1 определяет взаимный приоритет двух входов. Если триггер находится в нулевом состоянии, то входу1с меньшим номером присваиваетсяболее высокий приоритет, а если вединичном, то более высокий приоритет присваивается входу с большим номером. Состояния триггеров группы 2определяют взаимные приоритеты междувходом 11 и всемиостальными входами,состояния триггеров группы 2 - межаду входом 11 и входами 11 , 11 ,а состояние триггера 5, (группы 2 ) -между входом 11 и входом 11. Сле 5 О 15 20 25 30 35 40 45 50 55 довательно, записывая на регистр 1 хранения приоритетов произвольные коды, можно установить все возможные комбинации приоритетов между входами.Сигналы прерывания, поступившие на один или одновременно на несколько входов 11 - 114, подаются на соответствующие элементы И 10 узлов 7, - 7 , подготавливая их к срабатыванию. Кроме того, появляется сиг нал на выходе элемента ИЛИ 16. формирователи 13- 134 импульсов выдают импульсы на своих выходах только по заднему фронту импульсов на входах, т,е. после снятия сигнала обслу. женного запроса, поэтому на выходе элемента ИЛИ-НЕ 15 присутствует единичный сигнал. Также сигнал присутствует и на выходе элемента ИЛИ-НЕ 14. После поступления запросов на входы устройства срабатывает элемент И 10 только лишь того узла 7, -7, в котором все элементы И 6 1 - бз закрыты нулевым сигналом, снимаемым с одного из триггеров регистра 1, или нулевым сигналом с одного из входов 11 - 114, Таким образом выделяется наиболее приоритетный вход из всех входов, на которых присутствуют сигналы запросов. Во всех остальных узлах блокировки сигналов прерывания обязательно срабатывает один или несколько элементов И 6,-6, и сигнал с его выхода через элементы ИЛИ 8 и НЕ 9 (нулей) поступает на вход соответствующего элемента И 10 и закрывает его, не давая, таким образом, сигналу запроса на прерывание, поступающему на его вход, появиться на выходе 12 - 124 устройства, Сигнал, прошедший через один из элементов И 10, поступает на соответствующий выход12Этот же сигнал ведет к снятию сигнала с выхода элемента ИЛИ-НЕ 14. После этого появляется сигнал на вьг ходе элемента 7 задержки. Этот сигнал через элемент И 19 не проходит, что свидетельствует о правильности работы устройства. При наличии сигналов на входах 11 - 114 и отсутствии сигнала на всех выходах 12 появляется сигнал на выходе элемента И 19, который проходит на выход 20 устройства, сигнализируя о сбое /блокировке/, В этом случае необходимо проверить и исправитьсодержимое регистра 1 хранения приоритетов. Элемент 17 обеспечиваетзадержку на время протекания переходных процессов в узлах 71 - 7,так как сигнал на выходе устройства появляется позже поступлениясигналов на его входы, что без элемента 17 может привести к ложномупоявлению сигнала на выходе 20 устройства. После обслуживания очеред"ного запроса сигнал этого запросаснимается с соответствующего входа 11. Если при этом имеются другие запросы, то на выходе элемента 17 задержки по-прежнему присутствует сигнал. Сигнал на соответствующем выходе 12 также снимается, а на другом выходе 12 сигналследующего запроса появляется черезнекоторое время. Это ведет к появлению импульса на выходе элементаИЛИ-НЕ 14. При снятии сигнала с одного из входов 11, - 11 соответствующий этому входу формирователь 13 выдает импульс, которыйведет к снятию сигнала с выходаэлемента ИЛИ-НЕ 15. Посредствомэлемента 18 задержки происходит блокировка срабатывания элементаИ 19 как раз на то время, когдавозникает импульс на выходе эле 12085544мента ИЛИ.-НЕ 14, что препятствуетложному появлению сигнала на выходе20 устройства.Формула изобретенияустройство переменного приоритета по авт.св, У 737954, о т л ич а ю щ е е с я тем, что, с целью1 О повышения надежности, оно содержитгруппу формирователей импульсов, два элемента ИЛИ-НЕ, элемент ИЛИ, два элемента задержки и элемент И, причем каждый вход устройства сое" динен с входом одноименного Формирователя импульсов и с одноименным входом элемента И.И, выход которого соединен с входом первого элемента задержки, выход которого соево динен с первым входом элемента И,второй вход которого соединен с выходом первого элемента ИЛИ-НЕ, входы которого соединены с выходами устрой.ства, выходы Формирователей импуль 2 сов соединены с входами второго элемента ИЛИ-НЕ, выход которого соединен с входом второго элемента задерж.ки, выход которого соединен с третьим входом элемента И, выход которогоЗО 1 является сигнальным выходом устройства.