Преобразователь код-частота

(511 ф Н 03 М 5/10 5 А ОПИСАНИЕ ИЗОБРЕТЕНИЯ ),ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАН ИЗОБРЕТЕНИЙ И ОТНРИТИ( К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Специальное конструкторскоебюро вычислительной техники СО АНСССР(56) Авторское свидетельство СССРВ 966890, кл. Н 03 К 13/02, 1981.Авторское свидетельство СССРУ 1039026, кл, Н 03 К 13/02,05.03.82.(57) Изобретение относится к изме"рительной и вычислительной техникеи может быть использовано в системах обработки и передачи информадии,Иэобретение позволяет повысить точность преобразования эа счет исключения влияния методической погрешности дискретности, Преобразователькод-частота содержит первый ивторой регистры, первый и второйсумматоры, компаратор, блок логики, шины входного кода и кода режима, вход тактирующих импульсов,шину выхода преобразователя. Блоклогики содержит элемент И, элементИСКЛЮЧАЮЩЕЕ ИЛИ и триггер. 1 э.п.ф-лы, 2 иле206959 2вход регистра 1. При достижении такого состояния, когда выполняется ус- ловие Изобретение относится к измерительной и вычислительной техникеи может быть использовано в системах обработки и передачи информации, а также в измерительной технике в качестве формирователя равномерной сетки частот,Целью изобретения является повышение точности преобразованияза .счет исключения влияния методи Оческой погрешности дискретности,На фиг, 1 представлена функциональная схема преобразователякод-частота ,на фиг, 2 - схемаблока логики.Преобразователь содержит ре -гистр 1, сумматор 2, регистр 3,сумматор 4, компаратор 5, блок 6логики, шину 7 входного кора, шину 8 режима, вход 9 тактирующихимпульсов, шину 10 выхода преобразователя, Блок 6 логики содержитэлемент И 11, элемент ИСКЛЮЧАЮЩЕЕИЛИ 12 и триггер 13,,Преобразователь рабо гает следующим образом,На шину 7 подается входнойкод 8 ц , а на шину 8 - код режима М,На шине 9 действует импульсный сигналс частотой, входной код И ЗОпоступает на первый вход сумматора 2.,Тактирующие импульсы поступают с шины 9 с частотойна тактирующийвход регистра 1, Входным сигналомдля сумматора 4 является код регист -ра М. Выходной сигнал преобразователя поступает на тактирующий вход регистра 3, В обоих сумматорах 2 и 4имеется выход, с которого снимаетсясигнал переполнения, используемыйдля управления блока 6 логики, Сигнал переполнения появляется в том слу"чае, когда содержимое сумматора будетудовлетворять условию(2) 15 2 О Я)2 55 где П - разрядность регистров 1 и 3 и сумматоров 2 и 4.При включении питания преобразователя содержимое регистров 1 и 3 обнуляется, Тогда при, включении на выходе сумматора 2 будет нулевой код, а на выходе сумматора 4 - код, равный коду режима М. Увеличение содержимого сумматора 2 происходит по мере поступления тактирующих импульсов с шины 9 на тактирующий где 5, - содержимое основного накапливающего сумматора,Б - содержимое дополнительногонакапливающего сумматора,на выходе. компаратора 5 появится сигнал, поступающий на второй вход блока б логики, Одновременное появление на входах блока 6 логики сигналов и отсутствие сигналов переполнения (естественное состояние дляначала процесса) приводит к формированию на выходе блока б логики выходного импульса. Выходной импульсс блока 6 логики поступает на тактирующий вход регистра 3. Это приводит к увеличению содержимого сумматора 4: к текущему значению прибавляется величина, равная коду режима М, Дальнейшее развитие процесса зависит от соотношения величин М и и . Если 5 - 2 , то проицесс будет повторяться описаннымобразом до тех пор,пока 52",что приведет к формированию импульса переполнения, который поступаетна первый вход блока б логики. Этот импульс блокирует формирование выходных импульсов преобразователя(выход блока б логики), до тех пор, пока не появится импульс переполнения с сумматора 2. Во время блокирующего действия импульса переполнения сумматора 4 содержимое сумматора 2 продолжает увеличиваться эа счет поступающих на тактовый вход регистра 1 импульсов. Поступающие в это время на блок 6 логики сигналы с компаратора 5 блокируются импульсом переполнения сумматора 4, формирование выходных импульсов не происходитКак только на выходе переполнения сумматора 2 появляется сигнал, свидетельствующий о выполнении неравенства(1), блокирующее действие сигнала переполнения сумматора 2 заканчивается (хотя сам сигнал переполнения может присутствовать)После снятия блокировки импульсом переполнения сумматора 2 имйульсы, появляющиеся по условию (2) на выходе компаратора 5, поступают на блок б логики и формируют выходной3 1 сигнал преобразователя. Этот выход-. ной сигнал вновь изменяет содержимое дополнительного накапливающего сумматора 4 и цикл вновь повторяет- ся,Формула изобретенияПреобразователь код-частота, содержащий два регистра и первый сумматор, первые входы которого подключены к шине входного кода, вторые входы - к выходам первого регистра, тактирующий вход которого соединен с входом тактовых импульсов, о т л и ч а ю щ и й с я тем, что, с целью повышения точности за счет исключения влияния методической погрешности дискретности, в него введены компаратор, второй сумматор и блок логики, выход которого подключен к тактирующему входу второго регистра и выходу преобразователя, первый вход блока логики соединен с выходом переполнения второго сумматора, второй - с выходом компаратора, третий - с выходом , переполнения первого сумматора, а 206959 4четвертый - с входом тактовых импульсов, входы первого регистраподключенЫ к выходам первого сумматора, выходы - к первым входамкомпаратора, вторые входы которогообъединены с входами второго регистра и подключены к выходамвторого сумматора, первые входы которого соединены с шиной кода режима,а вторые - с выходами второго регистра,2. Преобразователь по п,1, о т -л и ч а ю щ и й с я тем, что блок логики содержит элемент И, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и триггер, выход ко" торого подключен к первому входуэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с первым вхо дом блока логики, а выход - с инверс.ным входом элемента И, первый вход которого подключен к второму входу блока логики, а второй - к четвертому входу блока логики, выход элемента И соединен с выходом блока логики и 0 -входом триггера, С, -вход которого подключен к третьему входу 5 лока логики.12 О 6959Составитель О,Тюрина Редактор Л.Гратилло Техред А,Бабинец Корректор Г.Решетник Заказ 8734/59 Тираж 818 Подписное ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д.4/5филиал ППП "Патент", г.ужгород, ул.Проектная,4