Устройство для передачи и приема информации с многозначным кодированием

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ЯО 2068 0 А ОПИСАНИЕ ИЗОБРЕТЕНИЯН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ институт истемных евой лоГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56 ) Патент С%А У 4101734,кл. Н 04 В 1/00, 1978.Росс. Уменьшение числа ссвязей благодаря многоуровнгике. - Электроника, 1977, т,У 19, с. 48, рис.2.(54 )(57) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ ИПРИЕМА ИНФОРМАЦИИ С МНОГОЗНАЧНЫМ КОДИРОВАНИЕМ, содержашее на передающейстороне цифроаналоговый преобразователь, на приемной стороне аналогоцифровой преобразователь и канал свя-зи, о т л и ч а ю щ е е с я тем,что, с целью повышения быстродействия устройства, в него на передающейстороне введен дешифратор, выполненный на элементах НЕ и элементахИ-НЕ, выходы первого и второго элементов НЕ соединены с первыми входами соответственно первого и второгоэлементов И-НЕ, выходы которых со 1114 608 С 19/28, Н 04 В 2/00 единены с объединенными входами соответственно третьего и четвертогоэлементов НЕ, выход третьего элемента И-НЕ соединен с объединенными входами пятого элемента НЕ, объединенныевходы первого элемента НЕ, второйвход второго элемента И-НЕ и первыйвход третьего элемента И-НЕ дешифратора являются первым входом устройства, объединенные входы второго элемента НЕ и вторые входы первого итретьего элементов И-НЕ дешифратораявляются вторым входом устройства,выходы пятого, четвертого и третьегоэлементов НЕ дешийратора соединеныс соответствующими входами цифроаналогового преобразователя, выход которого соединен с входом канала связи,на приемнои стороне введены группытриггеров и сумматор, выходы аналого-цифрового преобразователя соединены с входом соответствующих триггеров первой группы, выходы которых соединены с входами соответствующихтриггеров второй группы, выходы которых соединены с соответствующимивходами сумматора, первый и второйвыходы сумматора являются соответственно первым и вторым выходами устройства.1 1Изобретение относится к электросвязи и может быть использовано для передачи инйормации в цифровых вычислительных системах при организации интерфейса.Целью изобретения является повышение быстродействия устройства.На йиг.1 показана функциональная схема устройства для передачи ипри" ема информации с многозначным кодированием и его таблицы истинности; на фиг.2 - принципиальная схема цифро-аналогового преобразователя; на Фиг,З - принципиальная схема аналого-цифрового преобразователя.Устройство для передачи и приема информации с многозначным кодированием (Фиг.1) содержит дешифратор 1. выполненный на элементах НЕ 2-5, элементах И-НЕ б, элементе НЕ 9, цифроаналоговый преобразователь 10, канал 11 связи, аналого-цифровой преобразователь 12, триггеры 13 18 1 цмидта, сумматор 19, входы 20 и 21 дешийратора 1, входы 22-24 цифроаналогового преобразователя 1 О, выходы 25-27 аналого-циФрового преобразователя 12, входы 28-30 и выходы 31-32 сумматора 19. Цийроаналоговый преобразователь 10 (фиг.2) содержит блоки 33-35 управления, ключи 36-38, делитель 39 опорного напряжения, резистор 40, транзисторы 41-48, резисторы 49-50, конденсаторы 55 и 56, резисторы 57 и транзисторы 58-64. Аналого-циФровой преобразователь 12 (Фиг.З) содержит компараторы 65-67 на дифференциальных каскадах, формирователь 68 опорного напряжения, резисторы 69 и 70, транзисторы 71-80, резисторы 81 и транзисторы 82-86.Устройство работает следующим образом.Для конкретности рассмотрим работу на примере устройства с четырехзначным кодированием, В исходном состоянии на входах 20 и 21 дешифратора 1 присутствуют нулевые входные сигналы, соответствующие логическому 0" двузначного кода. Согласно фиг.1 (табл.11, на выходах 22-24 дешийратора 1 йормируется унитарный пространственный код 000, сигналы которого поступают на соответствующие входы преобразователя 10. В этом случае от +Е источника питания (Фиг,2) подается положительный по О 5 30 35 45 50 транзистора 58 ключа 37 подключен к паре транзисторов 61 и 62, где падение напряжения равно О - - 2,4 В и эмиттер. транзистора 58 ключа 38 подключен, соответственно, к паре тран- зисторов 63 и 64, где падение напряжения равно 0= З,б В, Так как транзистор 58 закрыт на выход 11 преобразователя 10 напряжение не поступает от делителя 39 опорного напряженияНа выходе 11 формируется уровень логического 0, который передается по каналу 11 связи на вход преобразователя 12. Входной сигнал О" поступает одновременно на все правые плечи (транзистор 75) трех дифференциальных каскадов 65-67. Левые плечи (транзистор 74) в каждом дифференциальном каскаде подключены к соответствующим точкам формирователя 68 опорных напряжений, где падение напряжения на транзисторе 82 равно 0,6 В, в точке, образуемой транзисторами 83 и 84 - 1,8 В, а в точке, образуемой транзисторами 85, 86 - 3,0 В.1(ак видно, по сравнению с напряжением делителя 39 напряжение формирователя 68 сдвинуто вниз на 0,6 В. За счет этого обеспечивается быстрое и точное срабатывание соответствующих каскадов преобразователя 12,В исходном состоянии левые плечи(трензистор 74) дифференциальных каскадов 65-67 находятся в открытом состаянии и на выходах 25-27 преобразователя 12 исходное нулевое состояние. Так как на входы сумматора 19 сю налы не поступают, то на его вы 206830тенциал в базы транзисторов 47, 48 и, в зависимости от величины резистора 54, ток протекает в корректортранзистора 47 так, что транзистор43 открыт и положительный потенциалподается в базу транзистора 58 и запирает его,Транзистор 59 работает при малом токе эмиттера, поэтому (1, транзистоО ра 59 и О 8 транзистора 60 равны,т.е, ЦВз 1 =.08, тогда выходное напряжение на паре транзисторов 59 и 60будет равным 208. Напряжение (11=(8 в 0,6 В, тогда на выходе имеем15 2 Щз=1,2 В,Следовательно, эмиттер транзистора 58 ключа 36 подключен к паре транзисторов 59 и 60, где падение напряжения равно О= 1,2 В, а эмиттер206830 Х Х Н ТаЩ Тай й ТадлдМ 222 ИЮ МОИо ад о ааа оааа1 1 У Ю аа 1 11 аг(7 О 1 Р д 1 д 8 Х 1 1 Ю1 аа 1 ад 1 З 3 1 1 1Фж 1 ходе формируется логический "0" дву-значного кода (табл.4)Если, к примеру, на входы 20 и 2дешифратора 1 поданы следующие значения входных двузначных сигналов:Х = 1, Х= 1, то данный набор значений входных сигналов преобразуетсяв сигналы следующего вида: 00( табл.11. При этом возбуждается вход24 преобразователя 1 О, куда поступает положительный сигнал по амплитуде,равный +Е, транзисторы 47 и 48 блока35 управления закрываются, в результате чего закрывается транзистор 43)открываются транзисторы 41 и 42и в базу транзистора 46 протекаетток. Через транзистор 46 на выходпоступает напряжение -Е. Данный перепад через резистор 52 и емкости56 открывает транзистор 44, на базу43 поступает запирающее напряжение+Е, которое ускоряет процесс закрывания и отключение источника +Е от.выхода блока 35 управления, На выход 11 преобразователя 10 черезтранзистор 58 ключа 38 поступаетнапряжение 3,6 В от пары транзисторов 63 и 64 делителя 39 опорногонапряжени 3, т,е. формируется уровень логической "3" (табл,2), который передается на преобразователь 12.В общем виде функционированиепреобразователя 12 может быть описано следующим образом. Если входной сигнал О; равен или больше, -го опорного сигнала, включаются в открытое состояние правые плечи -х дифференциальных каскадов 65-67 и на выходах 25-27 появляются сигналы +Е. Так входной сигнал равенЦ = 3,6 В, то включаются все выходы 25-27 преобразователя 12 и форми- О руется пространственный код вида111 (табл.З),. Переход от пространственного кода к двузначному осуществляется сумматором 19, который преобразует пространственный единичный 5 код в двузначный код вида: Х( = 1(выход 32), Х=( выход 31), что соответствует. таблице истинности (фиг,1,табл.4),20 Существенным обстоятельством вработе преобразователя 2 является то, что переключение дифференциальных каскадов 65-67 имеет релаксационный характер и происходит только 25 при условии И Ъ Ооп Таким образом, предлагаемое устройство осуществляет преобразование двухуровневого сигнала в многоуровЗо невый, передачу многоуровневого сигнала в канал связи, прием многоуровневого сигнала и преобразование его в двухуровневый сигнал.1206830 Гираж 316венного комитета С ретений и открытий а, Ж, Раушская каз 8718/52 ВН 11 НПИ Государ по делам из 113035 Моск