Устройство для детектировния фазомодулированных сигналов

Номер патента: 1203716

Авторы: Балашов, Буряк, Квирквия, Нестеров, Нудельман

ZIP архив

Текст

(19) (11) Н 04 1, 27/22 ОПИСАНИЕ ИЗОБРЕТЕНИЯ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельство СССРР 733117, кл. Н 04 1 27/22, 1977.(54)(57) УСТРОЙСТВО ДЛЯ ДЕТЕКТИРОВАНИЯ ФАЗОМОДУЛИРОВАННЫХ СИГНАЛОВ,содержащее распределитель импульсов,выход которого подключен к управляющим входам оперативного запоминающего блока, постоянных запоминающих блоков, выходы которых соединеныс опорными входами блоков вычисленияразности фаз, и многоканального коррелятора, выходы которого соединеныс сигнальными входами блоков вычисления разности фаз, выходы которыхподключены к входам декодера, определителей знаков, выходы которыхсоединены с сигнальными входами первого перемножителя знаков, и детекторов, выходыкоторых подключены квходам первого блока сравнения, выход которого соединен с управляющимвходом первого перемножителя знаков,при этом сигнальные входы многока-.нального коррелятора и распределителя импульсов являются соответственно информационным и тактовымвходами устройства, о т л и ч а ющ е е с я тем,что, с целью повьппения помехоустойчивости при скачкахфазы, в него введены два сумматора,умножитель, сумматор по модулю два,инвертор, преобразователь сигналов,коммутатор, второй перемножительзнаков и последовательно соединенныенакапливающий сумматор, регистр,выход которого подключен к входуумножителя, второй блок сравнения,второй вход которого является пороговым входом устройства, элемент Ии триггер, выход которого подключенк управляющему входу коммутатора,сигнальные входы и выходы которогосоединены соответственно с выходомпреобразователя сигналов, к входукоторого подключен выход умножителя,с выходом первого перемножителя знаков и с первым входом первого сумматора, к второму входу которого подключен выход оперативного запоминающего блока, сигнальный вход кото"рого соединен с сигнальными входамипостоянных запоминающих блоков и свыходом первого сумматора, причемвыходы детекторов подключены соответственно к первому входу второгосумматора и к входу инвертора,выход которого соединен с вторымвходом второго сумматора, выход которого подключен к первому входу сумматора по модулю два, второй вход ивыход которого соединены соответственно с выходом второго перемножи,теля знаков, к входам которого под-ключены выходы определителей знаков,и с первым входом накапливающегосумматора, второй вход которогосоединен с вторым входом элемента Ии с первым дополнительным выходомраспределителя импульсов, второй итретий дополнительные выходы которого подключены соответственно к установочным входам регистра и триггера.Изобретение относится к техникепередачи данных и может использоваться для построения когерентныхприемников высокоскоростных многоканальных систем связи.Цель изобретения - повышение помехоустойчивости при скачках Фазы.На фиг. 1 представлена структурнаясхема предложенного устройства; нафиг. 2 - эпюры напряжений, поясняющие его работу,Устройство для детектированияфазомодулированных сигналов содержит многоканальный корреляторблоки 2 вычисления разности Фаэ,постоянные запоминающие блоки 3,декодер 4, определители 5 знаков,детекторы б, первый перемножитель 7знаков, первый блок 8 сравнения, первый сумматор 9, оперативный запоминающий блок 10, инвертор 11, второйсумматор 12, сумматор 13 по модулюдва, накапливающий сумматор 14,регистр 15, второй перемножитель знаков 16, умножитель 17, преобразователь 18 сигналов, коммутатор 19,второй блок 20 сравнения, элементИ 21, триггер 22, распределитель 23импульсов.Устройство работает следующимобразом,Входной групповой сигнал (Фиг, 2 а) поступает на вход многоканального коррелятора 1. Здесь происходит разделение канальных сигналов и определяются напряжения Хи Ук, представляющие собой проекции каналь" ных сигналов на опорные колебания. Напряжения Хи Ук последовательно ,для каждого канала по командам распределителя 23 импульсов поступают на соответствующие входы блоков 2 вычисления разности Фаэ, на другие входы которых поступают напряжения сози зхп. В блоках 2 производится пересчет проекции по соответствующему алгоритму. С выходов блоков2 напряжения Б и Б, поступают в декодер 4, гце преобразуются в последовательность данных, а также навходы определителей знаков 5 и детекторов б, с помощью которых определяются отключения значений угла сР Для определения знака необходимо логически перемножить знаки 3, би знак разности сигналов /бк/1 б/ Абсолютные величины сигналов ( Бн ) и ( 5 ) определяются в де.текторах б, знаки напряжения сигналов 5 , 8- в определителях 5 знаков, знак разности сигналов ( 5) и (5) - в первом блоке 8 сравнения 5 Первый перемножитель 7 знаков перемножает знаки напряжений сигналов 10 15 20 25 30 35 40 45 50 9, 9и знак разности сигналов(5) - (5). Полученный сигналпоступает йа первый вход коммутатора19. С выхода коммутатора 19 на входпервого сумматора 9 поступает сигнал"+1" либо "-1" в зависимости от знака сигнала на выходе первого перемножителя 7 знаков. При этом адрес впостоянно запоминающих блоках 3, в которых хранятся значения соз ф и зп(, соответственно увеличивается или уменьшается на 1 и записывается вновь в оперативно запоминающий блок 10. Таким образом, подстройка углапроизводится для каждого канала системы связи на каждой посылке (фиг. 2 б) . Величины (Я ) и (бц) с выходов детекторов б поступают на входы второго сумматора 12, причем знак (9) изменяется на противоположный в инверторе 11. Величина зхпьс, вычисленная во втором сумматоре 12 по соответствующему алгоритму поступает на вход сумматора 13 по модулю два, на второй вход которого поступает сигнал с выхода второго перемножителя знаков 16, на входы которого поступают знаки 5 и 5иэ определителей знаков 5. Если принимаемый вектор находится во П либо в 11 квадратах, то сигнал определяющий знак з 1 п Ьс на выходе сумматора 13 по модулю два изменится на противоположный. Сигнал зтп дЧ поступает на вход накапливающего сумматорав котором определяется сумма значений зхпьЦ, К = 1,2,Это позволяет значительно уменьшить влияния случайных флуктуаций фазы в каждом канале системы связи. В конце тактового интервала накоплен ный в накапливающем сумматоре 14 сигнал записывается в регистр 15 по сигналу 8 (Фиг. 2 г), поступающему из распределителя 23 импульсов, послечего накапливающий сумматор 14 сбра-сывается в "0" сигналом 5, из распрецелителя 23 (фиг. 2 в). С выхода регистра 15 сигнал поступает на вход умножителя 17, где умножается накоэффициент. Полученный сигналзп Ь поступает на вход преобразова 3 1 теля 18 сигналов, в котором вычисляется число, на которое необходимо изменить адрес в постоянно запоминающих блоках 3; чтобы значения сози зпц изменились на величину, соответствующую изменению угла Ч на Ьд Для обнаружения скачков фазы в канале предназначен второй блок 20 сравнения, на второй вход которого поступает некоторый порог. Если произошел скачок, фазы во всех каналах системы связи одновременно, то сумма з 1 п дЧквозрастает, так как величины зп 6 Я,для каждого канала окажутся с одинаковыми знаками. Коли величина здп ь, поступающая с выхода регистра ФЪ,.превышает значение порога, вели 203716чина которого соответствует углу ьЧ = 3 - 5 для уменьшения влияния небольших случайных флуктуаций фазы, то на выходе второго блока 20 срав" нения вырабатывается сигнал, проходящий через элемент И 21 и устанавливающий триггер 22 в состояние "1". При этом коммутатор 19 подключает выход преобразователя 18 сигналов к входу первого сумматора 9 и адрес в постоянных запоминающих блоках 3 для каждого канала изменяется на одну и Фу же величину, соответствующую величине скачка фазы ьс . В конце тактового интервала триггер 22 сигналом бз (фиг. 2 д), поступающим из распределителя 23, сбрасывается состояние 0" и устройство возвращается в исходное состояние.1203716 Гюосыжа Р пасьяа оная Составитель А, МоскевРедактор С, Патрушева Техред ЛЛикешректор А ско одписное 8438 б

Смотреть

Заявка

3781224, 16.08.1984

ОДЕССКИЙ ЭЛЕКТРОТЕХНИЧЕСКИЙ ИНСТИТУТ СВЯЗИ ИМ. А. С. ПОПОВА

БАЛАШОВ ВИТАЛИЙ АЛЕКСАНДРОВИЧ, БУРЯК ВИКТОР АЛЕКСАНДРОВИЧ, КВИРКВИЯ СИМОН МИТРОФАНОВИЧ, НУДЕЛЬМАН ПАВЕЛ ЯКОВЛЕВИЧ, НЕСТЕРОВ ВЛАДИМИР ВИКТОРОВИЧ

МПК / Метки

МПК: H04L 27/22

Метки: детектировния, сигналов, фазомодулированных

Опубликовано: 07.01.1986

Код ссылки

<a href="https://patents.su/4-1203716-ustrojjstvo-dlya-detektirovniya-fazomodulirovannykh-signalov.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для детектировния фазомодулированных сигналов</a>

Похожие патенты