Аналого-цифровой преобразователь

,ЯО 12020 Н 03 И 1/34 ОПИС Н АВТОРС ИЗОБРЕТЕН ТЕЛЬС соединены ми выходам опорных на выходы кот ключены к сдвоенного го соедине мутатора оответс мп аджип онные вующим прямым выходам цифрового амплитудного анализатора, вторые информационные входы, кроме входа старшего разряда,: - к соответствующимвыходам шифратора, а второй информа-ционный вход старшего разряда - квыходу элемента И, второй вход которого является выходной шиной старшего разряда и соединен с инверсным выходом старшего разряда цифрового амплитудного анализатора, прямой выход старшего разряда которого подключен к первому входу ключа, второй вход которогочерез генератор тока соединен с шиной нулевого потенциала, а выходподключен к входу первого формирователя опорных напряжении,ОСУДЛРСТВЕННЫЙ КОМИТЕТ СССРО деллм изОБРетений и ОтнРытий(56) Патент США Нф 3142056,кл. 340-347, 1964.Авторское свидетельство СССРУ 651475, кл. Н 03 К 13/02, 1977.(54)(57) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий блок компараторовпервый вход которого является входной шиной, вторые входы подключенык соответствующим выходам первогоформирователя опорных напряжений, авыходы - к соответствующим входамшифратора, сдвоенный компаратор,выход которого соединен с первым входом элемента И, о т л и ч а ю щ и йс я тем, что,с целью расширения динамического диапазона преобразуемыхсигналов, в него введены генератортока, ключ, коммутатор, второй формирователь опорных напряжений и цифровой амплитудный анализатор, первый вход которого объединен с первымвходом сдвоенного компаратора и является входной шиной, а вторые входы с соответствующими первы- и второго формирователя пряжений, второй и третий орого соответственно подвторому и третьему входам компаратора, выход которо н с управляющим входом ком выходы которого являются ующими выходными шинами зрядов, первые информациы подключены к соответст 12020555 1 О 15 20 Изобретение относится к вычислительной и измерительной технике и может быть использовано при преобразовании изменяющихся сигналов в двоичный код.Целью изобретения является расширение динамического диапазона преобразуемых сигналов за счет смещения эталонных уровней младших разрядов.Па Фиг. 1 приведена структурнаясхема аналого-цифрового преобразователя; на Фиг. 2 - кодовые комбинации на примере формирования четырех двоичных разрядов.Аналого-цифровой преобразователь (АЦП) содержит входную шину 1, цифровой амплитудный анализатор 2, сдвоенный компаратор 3, блок 4 компараторов, первый"Формирователь 5 и второй Формирователь 6 опорных напряжений, генератор тока 7, ключ 8, шифратор 9, элемент 10 И, коммутатор, 11 и выходные шины 12.Первый вход блока 4 является входной шиной 1, вторые входы подключены к соответствующим выходам первого Формирователя 5, а выходы - к соответствующим входам шифратора 9. Выход сдвоецного компаратора 3 соединен с первым входом элемента И 10, первый вход цифрового амплитудного анализатора 2 объединен с первым входом сдвоенного компаратора 3 и является входной шиной 1, а вторые входы соединены с соответствующими первыми выходами второго формирователя 6, второй и третий выходы которого соответственно подключены к второму и третьему входам сдвоенного компаратора 3, выход которого соединен с управляющим входом коммутатора 11, выходы которого являются соответствующими выходными шинами 12 младших разрядов, первые информационные входы подключены к соответствующим прямым выходаи цифрового амплитудного анализатора 2 вторые информационные входы, кроме входа старшего разряда, - к соответствующим выходам шифратора 9, а второй информационный вход старшего разряда - к выходу элемента И 10, второй вход которого является выходной шиной старшего разряда и соединен с инверсным выходом старшего разряда цифрового амплитудного анализатора 2, прямой 25 30 35 40 45 50 55 выход старшего разряда которого подключен к первому входу ключа 8 второй вход которого через генератор тока 7 соединен с шиной нулевого потенциала а выход подключен к входу. первого формирователя 5,Работа АЦП заключается в следующем.В исходном состоянии на выходе первого Формирователя 5 опорных напряжений посредством внутреннего генератора тока формируются младшие эталонные уровни (например, 0,2- 0,6 В, Фиг, 2), которые поступают на вторые входы блока 4 компараторов. Па вторые входы цифрового амплитудного анализатора 2 подают средние эталонные уровни (1,0 2,2 В, Фиг, 2), а на второй и третий входы сдвоенного компаратора 3 подают эталонные уровни 0,8 и 2,4 В второго выходов второго Формирователя 6 опорных напряжений.Прц подаче напряжения 0 с 01,6 Вна входную шину 1 оно поступает напервые входы цифрового амплитудногоанализатора 2 сдвоенного компаратора 3 ц блока 4, осуществляется операция сравнения преобразуемого напряжения с младшим (0,2-0,6 В) ц средними эталонными уровнямц (0,8 - 2,4 В),по результатал 1 которого определяютмладшие и средние кодовые комбинации,апрцл 1 ер, для напряжений0 с УО,ЗВ информационный сигналформируется на выходе блока 4 компараторов, Поскольку напряжениеУ-. 0,8 В, то на выходе сдвоенного компаратора 3 существует логическая "1", которая поступает на управляющий вход коммутатора 11 , навыход его поступают кодовые комбинации с выхода шифратора 9 и с выходаэлемента 10, на выходе которого установлен логический "0", посколькуна инверсном выходе старшего разряда цифрового амплитудного анализатора 2 (фиг. 2 б) в этом случае присутствует логический "0",В случае если напряжение Ук лежит в интервале 0,8-1,4 В, на выходесдвоенного компаратора 3 устанавливается логический "0", который поступает на управляющий вход коммутатора 11,ц на его выход поступают кодовые комбинации средних разрядов свыхода цифрового амплитудного анализатора 2, которые поступают на выход коммутатора 11 также и при изменении входного сигнала. в интервале0,8 ВУ2,4 В, При этом дляпреобразуемых напряжений П: , которые превышают половину среднихкодовых комбинаций (111, фиг. 2),формируют старшие эталонные уровнипутем смещения младших эталонныхуровней на величину средних эталонных уровней, Эта операция реализуется следующим образом. Как толькопреобразуемое напряжение УЬ превысит уровень 1,6 В, на инверсном выходе сразу устанавливается логическая "1", которая поступает на первый (управляемый) вход ключа 8, подающий на вход первого формирователя 5 эталонный ток, который протекает через резистор формирователя 5соединенный с общей шиной формирует на нем падение напряжения, равное 2,6 В, которое и приводит к смещению младших эталонных .уровней на величину средних эталонных уровней,1при этом последовательность эталонных уровней не нарушается. Затемосуществляют сравнение преобразую щего напряжения Пь, со смещеннымиэталонными уровнями для напряженийБ2,4 В, по результатам которогоопределяют старшие кодовые комбинации (1100-1111), формирующиеся на 1 О выходе шифратора 9(фиг, 2 а ).Приэтом разряд 2 (фиг, 22 ) для интервала напряжений БЬ ) 2,4 В формируется на выходе элемента И 10 путемподачи на его входы логических "1" 15 с выхода сдвоенного компаратора 3 иинверсного выхода старшего разрядацифрового амплитудного анализатора2 (фиг, 28 ), для интервала напряжений Бу2,4 В на выход коммутатора 20 2 поступают кодовые комбинации свыходов шифратора 9 и элемента И 10,поскольку на выходе сдвоенного компаратора 3 для этого интервала присутствует логическая "1".1202055 рЗ р 2 1 а Составитель В. ВойтовРедактор М. Циткина Техред С.Мигунова Корректор О, Лугов но каз 8 Патент", г, Ужгород, ул, Проектная, 4 иал ПП 05/60 Тираж ВНИИПИ Государствен по делам изобрет 3035, Москва, Ж, 871 Подпиого комитета СССРений и открытийРаушская наб д. 4/