Адаптивный аналого-цифровой преобразователь

.Я. Краковский 2,техника,СР984 ельство М 1/50,ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ АВТОРСКОМУ СВИДЕТЕЛЬСТВ(57) Изобретение относится к измерительной и вычислительной техникеи может быть использовано в аналогоцифровых преобразователях. Цельюизобретения является увеличение быстродействия преобразователя. Адаптивный аналого-цифровой преобразовательсодержит генератор 1 опорного напряжения, опорные фазовращатели 2, 3,едактор М. Циткина Техред И.Ходанич Корректор А. Обручар подписи аказ 190 роизводственно-полиграфическое предприятие, г. Ужгород, ул, Проектная,6 . Тираж 902 ВНИИПИ Государственн по делам изобрете 13035, Москва, Жго комитета СССРий и открытийРаушская наб., д. 4/53 фазовращатель 4 смещения, блоки 5, 15 компенсирующего тока, рабочий фаэовращатель 6, блок 7 фазовых компараторов, шифратор 8, счетчики 9, опорные компараторы 10, 11, логический блок 12, генератор импульсов 13, блок 16 адаптации, блок 17 управления, токоограничивающий элемент 18, двухполюсный выключатель 19. Цель достигается тем, что для компенсации согласования используются неустановившиеся значения токов, генерируемых блоками 5 и 15 компенсирующего тока, промежуточных значений которых, различных для различных значений входных сигналов, компенсирующие токи достигают значительно быстрее, Для фиксации моментов времени соот 1028ветствующих положительных значенийнарастающего компенсирующего токарассогласования (моментов окончаниякомпенсации) в преобразователь введенблок 16 адаптации. В преобразователемладшие разряды выходного кода формируются путем заполнения в течение соответствующего временного интерва" ла счетчика 14 импульсами стабильнойчастоты от генератора 13, при этом счетчики 9 и 14 связаны между собой цепью переноса, наличие которой позволяет значительно быстрее, чем в су. ,ществующих преобразователях, осуществлять коррекцию выходного кода, что в конечном итоге и обеспечивает существенное повышение быстродействия преобразователя. 2 з.п, ф-лы, 8 ил.Изобретение относится к измерительной и вычислительной технике.Целью изобретения является повышение быстродействия.5Поставленная цель достигается путем изменения времени компенсации в зависимости от величины преобразуемого сигнала за счет ввецения счетчика грубого отсчета и наличия цепи 1 О переноса между счетчиками грубого и точного отсчетов.На фиг. 1 приведена структурная схема адаптивного аналого-цифрового преобразователя; на фиг. 2 - схема 5 блока управления; на фиг. 3 - схема блока адаптации; на фиг. 4 а - схе- ма рабочего фазовращателя; нафиг. 4 б - выходная характеристика фазовращателя; на фиг. 5 а-в - диа граммы уровней настройки фазовых компараторов.Преобразователь содержит генератор 1 опорного напряжения, первый опорный фазовращатель 2, второй опор ный фазовращатель 3, фазовращатель 4 смещения, первый блок 5 компенсирующего тока, рабочий фазовращатель 6, блок 7 фазовых компараторов, шифратор 8, первый счетчик 9, первый опор ный компаратор 10, второй опорный компаратор 11, логический блок 12, генератор 13 импульсов, второй счетчик 1.4, второй блок 15 компенсирую" щего тока, блок 6 адаптации, блок 17 управления, токоограничивающий элемент 18 (резистор), двухполюсный выключатель 19 "Пуск".Блок 17 управления содержит формирователь 20 сигнала "Пуск", элемент ИЛИ 21, элемент НЕ 22, триггеры 23, 24, генератор 25 импульсов, счетчик 26, дешифратор 27, триггер 28, формирователь 29, элемент НЕ 30.Блок 16 адаптации состоит из инвертора 31, триггера 32, генератора 33 импульсов, счетчика 34, дешифраторов 35-36, элементов ИЛИ 37-51 элементов И-НЕ 52,53.Рабочий фазовращатель содержит три активных 54 и реактивное 55 сопротивления. Преобразователь работает следующим образомПо команде Пуск" происходит запуск блока 17 управления. По перепаду напряжения на входе формирователя 20 возникает короткий отрицательный импульс который. пройдя через элемент ИЛИ 21, устанавливает в "0" триггеры 23 24 и счетчик 26, Далее, пройдя инвертор 30, этот импульс поступает на вход формирователя 29, выполняющего роль линии задержки. Выходной импульс формирователя устанав1310 3ливает в "1" триггер 28, который запускает генератор 25, импульсы которого поступают на вход счетчика 26. При помощи дешифратора 27 происходит выделение 1-3-го и 6-го импульсов. Первый из этих импульсов поступает на шестой выход блока 17 управления. Второй импульс устанавливает в "1" триггер 24, сигнал с единичного выхо 10 да которого (первый выход блока 17)поступает на управляющий вход шифратора 8, формируя из единичного кода на выходе блока 7 фазовых компараторов его двоичный эквивалент. Третий 1поступает на первый информационный вход блока 7 фазовых компараторов. Рабочий фазовращатель 6 (фиг.4) состоит из трех активных и реактивного сопротивления 54 и 55 соответственно, включенных по мостовой схеме.45 В диагональ моста АВ подается напряжение 1 в, с генератора 1 опорного напряжения, а с диагонали СП снимается напряжение П вы, сдвинутое по фазе на величину =2 агсй 8 К /Х О относительно Пв В блоке 7 фазовых компараторов, содержащим 2 -1 компараторов нанряжения, весь диапазон изменения преобразуемого сигнала разделяется на 2 зон одинаковой ьеличины (фиг. 3), где ш - количество старших двоичных разрядов, определяемых на первом такимпульс устанавливает в "1" триггер 1523, сигнал с единичного выхода которого (второй выход блока 17) поступает на управляющие входы счетчиков9.14, переводя их из режима записи врежим хранения информации. При этом 20обеспечивается возможность работыэтих счетчиков в счетном режиме. Шестой импульс (третий выход блока 17)является импульсом Пвк начала компенсации рассогласования - он поступаетна второй вход блока 16 адаптации,на третий управляющий вход блока 12логики, а также на первые входы блоком 5 и 15 компенсирующих токов длявключения одного из них в зависимости 30от кода старших разрядов счетчика 9.Сигнал с 4-го выхода блока 1 блоки-,рует информационный вход счетчика 14.Сигнал с пятого выхода блока 17 обеспечивает работу счетчиков 9 и 14 в 35режиме слежения. Фазовый сдвиг Ц;выходного напряжения рабочего фазовращателя 6, пропорциональный величине входного (преобразуемого) сигнала28 4те работы преобразователя. В зависимости от.величины у срабатываетхсоответствующее количество комлараторов напряжения, в резупьтате чего на выходе блока 7 будет получен унитарный код, который при помощи шифратора 8 преобразуется в двоичный код и повторому такту блока 17 управления заносится в счетчик 9, заканчивая тем самым формирование ш ,старших разрядов выходного кода. Затем по сигналу с четвертого выхода блока 17 управления начинается компенсация. Если 1; находится в зоне А, например соответствует точке 1 на фиг. 5 б, то включается второй блок 15 компенсирующего тока, содержащийгенератор тока, переключатель тока исхему управления по выходному кодусчетчика 9, Выходной (компенсирующий) ток блока 15 складывается с 1 , в)( фрезультате чего эквивалентный ток 1 воздействующий на вход устройства, увеличивается. Как только 1 э,достигнет значения, равного 1 п/2,происходит перебрасывание из "0" в"1" опорного компаратора 10, в результате чего на первом выходе логического блока 12 появляется сигнал с уровнем логической "1запускающийгенератор 13, импульсы которого начинают подсчитываться счетчиком 14.При этом ток 1 генерируемый блоком 15, а значит, и величина 1 э, продолжают нарастать, Блок 16 адаптации выдает сигнал окончания компенсации (на его первом выходе), который поступает на второй вход логического блока 12, вызывает появление на его первом выходе сигнала логического О", который включает генератор 13, при этом поступление импульсов на счетчик 14 прекращается. Так происходит формирование младших разрядов выходного кода.Блок 16 адаптации (фиг. 3) предназначен для фиксации моментов,.когда компенсирующие токи, генерируемые блоками 5,15 компенсирующего тока, достигают заданных значений. В эти моменты на выходах блока 16 появляются сигналы соответствующего уровня 50 и полярности. На третий вход блока 16адаптации с выхода счетчика 9 поступает код ш старших разрядов. На второй вход блока 16 поступает импульсПя канала компенсации с третьего выхода блока 17 управления. Пройдя че028 О 5 50 5 3реэ инвертор 29, этот импульс установит в "1" триггер 32, сигнал с единичного выхода которого запускает генератор 33 импульсов, импульсы которого поступают на счетчик 34. Дешифратор 35 выделяет из последовательности импульсов, поступающих на счетчик 34 с частотой Е =10 МГц, 10-й,11-й, 1 З-й, 25-й, 2 б-й, 40-й, 51-й,69-й, 75-й, 86-й, 110-й, 124-й,165-й и 192-й импульсы, так что навыходах дешифратора 35 сигналы появляются через 1; 1,1;,1,3; 2,5; 2,б;16,5; 19,2 мкс после начала компенсации,В зависимости от кода ш старшихразрядов, поступившего на третий входблока 16 адаптации, разрешающий сигнал (уровень "0") будет только на одном из 5-ти выходов дешифратора Зб,а значит, только на одном из первыхвходов элементов ИЛИ 37-5. Следовательно, выходы дешифратора 36, сигналы с уровнем "О" на который появляются при кодах старших разрядов от0000 до 0111 (при ш=4), участвуют вФормировании сигнала на первом выходеблока 16. Этот выход выдает сигналы,фиксирующие моменты достижения токомблока 15 заданных значений. Аналогично выходы дешифратора 36, сигналы суровнем "О" на которых появляются прикодах на входах дешифратора 36 от100 по 1111 включительно, участвуютв формировании сигнала на втором выходе блока 16 адаптации, который выдает сигналы, фиксирующие моментыдостижения током блока 5 заданныхзначений.Если величина 1, находится в зонеС (соответствует точке 2 на фиг.5 б),то включается блок 5, ток котороговычитается из 1 вследствие чеготок 1 , уменьшается. Как только на втором выходе блока 16 адаптации появится сигнал об окончании компенсации, на первом выходе логического блока 12 появляется сигнал с уровнем "1", который включает генератор 13, импульсы которого поступают на счетчик 14. При этом ток, генерируемый блоком 5, продолжает увеличиваться, а величина 1 э, уменьшается. В тот момент, когда 1, уменьшится настолько, что станет равным 1 /2, опорный компаратор 10 перебрасывается из "1" в "0", в результате чего на первом выходе логического блока 12 появляется сигнал с уровнем 0, который запрещает поступле-. ние на счетчик 14 импульсов с генератора 13, Так происходит формированиемладших разрядов выходного кода. Если же величина 1, находится в зоне В (точка 3 на фиг. 5 б), то включается блок 5, ток которого вычитается из 1 , в результате чего ток 1 1Х фуменьшается В момент включения блока 5 на первом выходе логического блока 12 возникает сигнал , запускающий генератор 13, импульсы которогоподсчитываются счетчиком 14, В тотмомент, когда 1 з, уменьшится настолько, что станет равным 1/2, опорныйкомпаратор 10 опрокидывается из "1" в 0, в результате чего на первомвыходе логического блока 12 появляется сигнал "О", подсчет импульсов генератора 13 в счетчике 14 прекраща,ется. Так происходит Формированиеи-ш младших разрядов. После того как младшие разряды сформированы, на втором и третьем выходах логическогоблока 12 появляются сигналы, которые осуществляют начальные установки вблоках 5,7,9,14,15,16 и 17., подготавливая преобразователь к следующемуциклу работы В преобразователе применен форсировочный режим компенсации, сущность которого состоит в том, что установившееся значение компенсирующеготока, генерируемого блоками 5 и 15,превьппает величину наибольшего из токов (установившегося значения) ранее известных адаптивных преобразователей компенсирующего типа и не зависит от кода ш старших разрядов, а в качестве величины компенсирующего тока используются промежуточные значения токов блоков 5 или 15, значения которых определяются кодом ш старших разрядов, Принцип Форсированного режима компенсации поясняется графиком (Фиг. 5 г), из которого видно,что при неодинаковых конечных значениях (установившихся) компенсирующего тока, например - 1 и 1 (11), время, необходимое для достижения компенсирующим током некоторого промежуточного значения 1,1уменьшается с увеличением конечного(установившегося) значения тока (С( й). Если входной сигнал 1; =1соответствует точке 1 (фиг, 3), то пос1311028 8нец, если входной сигнал 1, 1 соответствует точке 3 (фиг. 3), то после определения кода ш старших разрядов происходит включение блока 15.При этом на вход преобразователя возРх действует 1, =1, -1 уменьшающийсяво времени. Для получения правильного кода и-ш младших разрядов необходимо зафиксировать два момента време 10 ния: г. - момент начала компенсациии 6 - момент достижения током 1 э,уровня, равного 1 /2, В момент начала компенсации на третий вход блока12 с четвертого выхода блока 17 управления поступает импульс И . Учинктывая, что с опорного компаратора 1 Опоступает "1" (т,к. 1; =1 к )1/2),также как и с .опорного компаратора 11 через инвертор, на первом выхо 20 де блока 12 появляется сигнал "1",запускающий генератор 13, импульсыкоторого начинают подсчитыватьсясчетчиком 14. Как только величина1;, уменьшаясь в процессе компенсации, станет меньше порога 1 /2(фиг. 3), на который настроен опорный компаратор 10, последний переходит в состояние 0", вследствие чего на пятом входе блока 12 появляетг ся отрицательный перепад напряжения,а на первом выходе блока 12 устанавливается сигнал с уровнем 0 запрещающий подсчет импульсов генератора13 в счетчике 14,ле определения кода ш старших разря дов включается блок 15, который гарантирует ток 1 к при этом на вход устрОйства воздействует 1 =1 +1, а 1, увеличивается во времени (т.к 1 , увеличивается) и перемещается вве по шкале токов (фиг. 3) от точки 1 до точки 2, поэтому для получения в течение второго такта правильного кода и-ш младших разрядов выходного кода необходимо зафиксировать моменты времени 1 ий , в которые 1 э, достигает значений 1: /2 и 1/2+й, при этом фиксирование моментов времени й и г. гарантирует выполнение соотношения Ь, = Ь,. Момент С , отсчитываемого относительно момейта начала компенсации, фиксируется при опро кидывании опорного компаратора 1 О (настроенного на значение 1 кщ/2) из "0" в "1", а моментфиксируется блоком 16 адаптации (это время окончания компенсации). Это реализуется в преобразователе следующим образом Как только величина 1 ; превысит зна чение 1 /2, опорный компаратор 10 перебрасывается из "0" в "1", в результате чего на пятом входе логичес кого блока 12 появляется положительный перепад, который совместно с си налом начала компенсации формирует на первом выходе сигнал, запускающии, генератор 13, импульсы которого начи нают подсчитываться счетчиком 14. П окончании компенсации (в момент, когда 1 достигнет значения, соотЭветствующего точке 1на фиг. 3) на первом, выходе блока 16 появляется импульс П, который, поступая на второй вход логического блока 12, вызы вает появляние на первом выходе бло- . ка 12 сигнала с уровнем "0", счетчик 14 прекращает подсчет импульсовгенератора 13. Аналогичным образом осуществляется преобразование при 45 входных сигналах, соответствующих точке 2 (фиг. 5 б), с,той лишь разницей, что после определения ш старших .разрядов включается блок 5, формирующий ток компенсации 1 ;, который уменьшает 1; =1; -1;, а момент времени, когда 1 з уменьшаясь, станет меньше уровня 1 /2+1 /2, фиксиру- . ется опорным компаратором 1. По окончании комплексации на втором выходе блока 16 адаптации появляется короткий импульс, который поступает на первый вход логического блока 12 и далее, как в первом случае. НакоБлок 16 адаптации предназначендля фиксации моментов, когда компенсирующие токи, генерируемые блоками5, 15, достигают заданных значений,В эти моменты на выходах блока 16 появляются сигналы соответствующегоуровня и полярности,В реальных условиях на работу преобарзователя могут воздействоватьразличного рода дестабилизирующиефакторы. (изменение окружающей температуры, питающих напряжения и т.д.),вследствие чего возможно смещениеуровней срабатывания фазовых компараторов в блоке 7. При этом код ш .старших разрядов, формируемый на первомтакте, может быть получен как с избытком, так и с недостатком (все зависит от того, куда сместятся уровнисрабатывания фазовых компараторов).Для того, чтобы иметь возможность,корректировать код ш старших разрядов, необходимо в качестве счетчика9 использовать не обычный двоичный11028 10 и вусловиях воздействия дестабилизирующих факторов числовым примером.Пусть входная величина 1 изменяю- щаяся в диапазоне 0-64 мкА, преобразуется в 6-разрядный цифровой эквивалент за два такта (в каждом такте происходит формирование трех двоичных разрядов, т.е. ш=З, и-ш=З). Блок 7 фазовых компараторов при этом со держит 2 -1=7 компараторов К 1-К 7,1значения уровней срабатывания которых приведены в таблице (графа По).Пусть 1, 1=53 мкА (фиг. 5),воздействие дестабилизирующих факто- .15 ров отсутствует, поэтому уровни срабатывания фазовых компараторов в блоке 7 соответствуют значениям, приведенным в таблице. П , мкА П, мкА П 1, мкА Компаратор В О 12 14 16 18 О 22 24 28 30 34 32 38 44 40 46 50 60 62 В таблице обозначены:П - номинальная .настройка (уровени срабатывания) компараторов (без начального смещения).П - номинальная настройка (уров 45ни срабатывания) компараторов с начальным смещениемЯ/2,где1 в/2 =64/8=8 мкАП - уровни срабатывания компара 50торов при их смещении внизна величину Я 4 под воздействием дестабилизирующих факторов;П, - уровни срабатывания компараторов при их смещении вверхна величину Я/4 под воздействием дестабилизирующих факторов. 9 13 счетчик, а реверсивный. Счетчик 14 также должен быть реверсивным - он должен давать импульс переноса, поступающий на вход "1" счетчика 9, а также импульс заема, поступающий на вход "-1" счетчика 9.Если же уровни срабатывания фазовых компараторов в блоке 7 сместить вверх на величину Ь Я/2 относительно их номинальных значений (где Я= 1,/2 - величина дискретности блока 7), то в качестве счетчиков 9 и 14 могут быть использованы нереверсивные двоичные счетчики. Упомянутое .смещение осуществляется при помощи фазовращателя 4 смещенияПроиллюстрируем работу предлагаемого устройства в идеальных условиях В этом случае срабатывают 6 младших компараторов К.1-К.6 так, чтостарших разрядов будет 110,По окончании компенсации значение1 эквивалентного тока, воздействующего на вход предлагаемого устройства и равного 1, -1, где 1 - величина компенсирующего тока блока 5,должна находиться в заштрихованнойзоне (фиг. 5 в), ограниченной уровнями настройки опорных компараторов10,11, равными соответственно 32 и40 мкА, Код старших разрядов 11 О должен быть равным двум дискретностямблока 7, т.е, 28=16 мкА. Другимисловами, компенсация считается завершенной в тот момент, когда величинакомпенсирующего тока 1 генерируемого блоком 5 возрастет до 16 мкА11 3 расти не до 16 мкА, а до 16 И/И= =1630=480 мкА), но для пояснения принципа компенсации можно считать, что И=Як. В этот момент 1 =53-6=И=37 мкА, т,е. находйтся в заштрихованной зоне (фиг. 5). В течение второго такта кодированию подлежит величина, равная 36-32 (32 мкА - это уровень настройки опорного компаратора 10). Таким образом, на счетчик 14 от генератора 13 должно поступить к моменту опрокидывания опорного компаратора 1 О И=37-32=5 импульсов, т.е. код младших разрядов будет 101. Следовательно, выходной код будет 110101=53 мкА=1 .Пусть теперь в результате воздействия дестабилизирующего факторауровни срабатывания фазовых компараторов в блоке 7 сместились, например, вверх относительно своих номинальных значений на величину Я/4=2,мкА (см. графу П таблицы) а величина преобра+зуемого сигнала.при этом осталась равной 1, =53 мкА. В этом случае в блоке 7 срабатывают не шесть, а лишь пять младших компараторов (шестой ,компаратор не срабатывает, поскольку новый уровень его срабатывания стал равным 54 мкА 1, ). Поэтому код трех старших разрядов будет 101. Компенсирующий ток 1, , генерируемый блоком 5, в этом случае должен быть равным одной дискретности блока 7, т.е.8 мкА, так что в момент окончания компенсации величина 1 =1 -1, должна быть равна 53-8=45 мкА. В течение второго такта кодированию подлежит величина, равная 45-32=13 мкА. Как видим, она превьппает величину дискретности грубой ступени преобразования (величину дискретности блока 7), а значит, и емкость трехразрядного счетчика 14, на который должно поступить 13 импульсов. 1028 12 Упомянутая погрешность за счет того, что остаток входного сигнала, подлежащий кодированию в течение второго такта, превьппает дискретность блока 7, а значит, превьппает и емкость счетчика 14, устраняется введением связи по цепи переноса между счетчиками 9 и 14. Действительно, трехразрядный счетчик 14.после окон-. чания подсчета 13-ти импульсов находится в состоянии 101 и дает им- . пульс переноса (после 7-го импульса) в счетчик 9, так что код старших разря. 20 25 30 35 40 45 50 55 дов будет скорректирован и равен 101+ (перенос)=110, а результирующий выходной код будет 110 101= =53 А=1При смещении уровней срабатывания фазовых компараторов в блоке 7 вниз относительно их номинальной настройки устройство работает аналогично.Итак, в преобразователе окончательный результат получается правильным после коррекции, однако на это уходит значительно меньше времени, чем в известных преобразователях. Формула изобретения 1. Адаптивный аналого-цифровой преобразователь, содержащий генератор опорного напряжения, выход которого подключен к опорному входу рабочего фазовращателя и входу фазовращателя смещения непосредсТвенно, а через первый и второй опорные фазовращатели - к первым входам первого и второго опорных компараторов соответственно, выходы которых соединены с соответствующими опорными входами логического блока, первый выход которого соединен с первым управляющим входом первого счетчика, выход которого соединен с выходной шиной, информационный вход рабочего фазовращателя является входом преобразователя, первый и второй компенсационные входы рабочего фазовращателя подключены к выходам первого и второго блоков компенсирующего тока соответственно, выход рабочего фазовращателя подключен к первому входу блока фазовых компараторов, выход которого подключен к информационному входу шифратора, выход которого соединен с первым информационным входом первого счетчика, блок управления, первый выход которого подключен к управляющему входу шифратора, второй выход - к второму управляющему входу первого счетчика, о т л и ч а ю щ и й - с я тем, что, с целью увеличения быстродействия преобразователя, в него введены второй счетчик, размыкающий контакт двухполюсного выключателя Пуск", токоограничивающий элемент, генератор импульсов и блок адаптации, первый вход которого соединен с первыми входами блока управления первого и второго блоков компенсирующего тока, с вторым входом блока фазовых компараторов и подключен к второмувыходу логического блока, второй входблока адаптации соединен с первымуправляющим входом логического блока,с вторыми входами первого и второгоблоков компенсирующего тока и подключен к третьему выходу блока управления, третий вход блока адаптации соединен с третьими входами первого ивторого блоков компенсирующего токаи подключен к вьгходу первого счетчика, первый и второй выходы блокаадаптации подключены к второму и,третьему управляющим входам логическогоблока соответственно, третий вьгсодкоторого соединен с входом генератора импульсов, выход которого подключен к счетному входу второго счетчика, первый управляющий вход которогоподключен к четвертому выходу блокауправления, пятый выход которого под- оключен к второму управляющему входувторого счетчика и второму информационному входу первого счетчика третий информационный вход которого соединен с выходом переноса второгосчетчика, третий управляющий вход которого подключен к второму выходублока управления, а четвертый управляющий вход подключен к первому выходу логического блока, выход фазовращателя смещения подключен к третьемувходу блока фазовых компараторов,четвертый вход которого подключен кшестому выходу блока управления, второй вход которого через размыкающий 35контакт двухполюсного выключателя"Пуск" подключен к общей шине и черезтокоограничивающий элемент - к шинепитания, вторые входы первого и второго опорных компараторов подключены к выходу рабочего фазовращателя,выход второго счетчика соединен с выходной шиной. 2. Преобразователь по п. 1, с т л и ч а ю щ и й с я тем, что блок адаптации содержит инвертор, триггер, генератор импульсов, счетчик, ,первый и второй дешифраторы, с первого по пятнадцатый элементы ИЛИ и первый, второй элементы И-НЕ, вход инвертора является первым входом блока.адаптации, выход инвертора подключен к Я-входу триггера, Е-вход которого является вторым, входом блока адаптации и соединен с установочным входом счетчика, выход триггера соединен с входом генератора импульсов, выход которого подключен к информационному 4входу счетчика, выход которого соединен с входом первого дешифратора, вход второго дешифратора являетсятретьим входом блока адаптации, выходы первого дешифратора подключены кпервым входам соответствующих элементов ИЛИ, к вторым входам которых подключены выходы второ 1 о дешифратора, выходы с первого по восьмой элементов ИЛИ соединены с входами первого элемента И-НЕ, выходы с девятого попятнадцатый элементов ИЛИ подключенык входам второго элемента И-НЕ, выходы первого и: второго элементов И-НЕявляются первым и вторым выходамиблока адаптации соответственно,3, Преобразователь по и. 1 о тл и ч а ю ш и й с я тем, что, блокуправления содержит первый и второйформирователи импульсов, элемент ИЛИ,первый и второй инверторы, первый, второй и третий триггеры, генератор импульсов, счетчик, дешифратор и замыкающий контакт двухполюсного выключателяПуск", первый вход элемента ИЛИ является первым входом блока управления, второй вход элементаИЛИ подключен к выходу первого формирователя импульсов, выход элемента ИЛИ подключен к К-входам первого, второго и третьего триггеров и установочному входу счетчика непоСредственно, а через последовательно соединенные первый инвертор и второй формирователь импульсов - к Б-входу третьего триггера, .выход которого соединен с входом генератора импульсов, выход которого подключен к информационному входу счетчика, выход которого подключен к входу дешифратора, первый выход которого является шестым выходом блока управления, второй выход дешифратора подключен к Я-входу второго триггера, выход которого является первым выходом блока управления, третий вьгход дешифратора подключен к Б-входу первого триггера, выход которого является вторым выходом блока управления; четвертый выход дешифратора является третьим выходом блока управления, Р-и С-входытриггеров объединены и соединены с общей шиной, одна клемма замыкающего контакта двухполюсного выключателя "Пуск" является вторым входом блока управления и подключена к входу первого формирователя, а другоя соединена с общей пгиной и является четвертым15 131102816выходом блока управления, который выход которого является пятьм выхосоединен с входом второго инвертора дом блока управления.