Устройство для обработки цифровых данных

СОЮЗ СОВЕТСКИХСОЦИАЛ ИСТИЧЕСНИХРЕСПУБЛИК М 7/1 б 4 ГОСУДАРСПО ДЕЛ ВЕННЦЙИЗОБРЕТЕ МИТЕТ СССРЙ И ОТНРЫТИЙ ОПИСАНИЕ ИЗОБРЕТЕНИ( 71) Уфимский орденаный институт им. Сер( 56) Авторское свидеВ 089571, кл. б ОбАвторское свидетеВ 9.13364, кл. О 06 Р У 47 Ленина ави го Орджоник М.Гафаров, абальнов тельство СССРР 5/02, 11.11 ф 82.льство СССР5/02 э 10 ф 0780 е К АВТОРСКОМУ СВИДЕТЕЛЬСТ(54)(57 ) УСТРОЙСТВО ДЛЯ ОБРАБОТКИЦИФРОВЫХ ДАННЫХ, содержащее четыреэлемента памяти и первый переключатель, переключающий контакт которогосоединен с первым входом записи первого элемента памяти, выход которогоподключен к входу записи второго элемента памяти, запрещающий вход которого объединен. с первым входом записи,третьего элемента памяти, выход кокоторого соединен с размыкающим контактом первого переключателя, замыкающий контакт которого соединен свыходами второго и четвертого элементов памяти и является выходом устройства, тактовые входы второго, третьего и четвертого элементов памятисоединены с первым тактовым входомустройства, а тактовый вход первогоэлемента памяти подключен к второмутактовому входу устройства, о т л и -ч а ю щ е е с я тем, что, с цельюрасширения функциональных возможнос-.тей путем реализации функции полусумматора, в него введен второй переключатель, первый и второй переключающие контакты которого соединены соответственно с выходом первого элемента памяти и вторым тактовым входомустройства, а первый и второй размыкающие контакты соединены соответственно с вторым входом записи и запрещающим входом третьего элемента памя-.ти, запрещающий вход четвертого элемента памяти соединен с выходом пер.вого элемента памяти, второй вход записи которого является первым информационным входом устройства, вход записи четвертого элемента памяти объединен с первым входом записи третьегоэлемента памяти и соединен с вторыминформационным входом устройства1200431 2 Изобретение относится к автоматике и вычислительной технике н можетбыть использовано при разработке универсальных систем обработки цифровойинформации.Цель изобретения - расширениефункциональных возможностей путем реализации функции полусумматора.На чертеже представлена принципиальная электрическая схема предлагае,мого устройства.Устройство содержит четыре элемента 1-4 памяти и переключатели 5 и 6.Первый вход 7 записи первого элемента 1 памяти соединен с переключающим контактом 8 переключателя 5, аего выход 9 - с входом 1 О записи свторого элемента 2 памяти, запрещающий вход 11 которого соединен с первым входом 12 записи третьего элемента 3 памяти, выход 3 которого соединен с размыкающнм контактом 14переключателя 5, замыкающий контакт15 которого соединен с выходами 16и 17 соответственно второго 2 и чет-вертого 4 элементов памяти и с информационным выходом 18 устройства, Тактовые выходы 9 - 21 соответственно второго 2, третьего 3 ичетвертого 4 элементов памяти соединены с первым тактовым входом 22 -устройства. Первый 23 и второй 24переключающие контакты переключателя 6 соединены соответственно с выходом 9 первого элемента 1 памяти и сс вторым тактовым входом 25 устройства, который, в свою очередь, сое-,динен с тактовым входом 26 первогоэлемента 1 памяти. Первый и второйразмыкающие контакты 27 и 28 переключателя 6 соединены соответственно с вторым входом 29 записи и с за"прещающии входом 30 третьего элемента 3 памяти. Первый вход 12 записитретьего элемента 3 памяти соединен с входом 31 записи четвертогоэлемента 4 памяти, запрещающий вход32 которого соединен с выходом 9 первого элеиента 1 памяти. При этом второй вход 33 записи первого элемента1 памяти и вход 31 записи четвертогоэлемента 4 памяти соединены соответственно с первым и вторым информационными входаии 34 и 35 устройства,0 5 20 25 30 35 40 45 Элементы 1-4 намяли сдукат ддднрнеиа хранения ц рцдачц ю апреДФФ 1 ЦНФ ИРИФНУИ ФфФИФФ ФДЗМЖЦЮ ИР. формации (бита). Если на вход записи поступает сигнал , элементпамяти запоминает информацию путемперехода в новое (единичное) состояние. Данная. информация может бытьсчитана с элемента памяти путем подачи сигнала считывания на тактовый вход элемента памяти. При этом на его выходе появляется сигнал "1", а сам элемент памяти возвращается в исходное (нулевое)состояние.Если же в момент записи информации на запрещающий вход элемента памяти также подан сигнал записи "1" в элемент памяти не производится. При наличии у элемента памятидвух входов записи и запрещающего входа он может быть использован также для реализации логической операции "Конъюнкция", При этом входные переменные на входы записи и тактовый сигнал на запрещающий вход элемента памяти подаются одновременно.В зависимости от конкретных требований, предъявляемых к устройству для обработки цифровых данных, элементы ламяти могут иметь различное конструктивное выполнение. Они могут быть выполнены, например, на магнитно-диодных элементах. При необходимости снизить требования к стабильности амплитуды и длительности тактовых сигналов возможно использование магнитно-транзисторных элементов . Если же требуются схемы повышенной надежности, способные работать в условиях радиации и значительных изменениях температуры элементы памяти могут быть выполнены на магнитно-магнитных элементах с минимальным числом полупроводниковых приборов и используемых источников постоянного напряжения.Устройство для обработки цифровых данных работает следующим образом. В режиме работы "Полусумматор"устройство осуществляет сложение двоичного кода с единицей младшего раз ряда. Для этого замьпсаются контакты 8 и 14 переключателя 5 и контак-.ты 23, 27 и 24, 28 переключателя 6.Перед началом сложения в момент времени 1 о все элементы 1-4 памяти уста навливаются в исходное,11 уленое) сощдйце (11 д Чертеже для простоть схе-.ма устанрвкн "О" не покааана), Д ид-.иептна еход 34 ущрФеура цост200431 Для обратного преобразования кода Грея в двоичный код достаточно замкнуть контакты 8 и 15 переключателя 5 и разомкнуть контакты 23, 27 и 24, 28 переключателя 6. При этом вход 34 устройства также не используется, а на вход 35 при каждом такте С подаются разряды преобразуегмого кода Грея старшим разрядом вперед . При каждом последующем такте С с выхода 18 устройства снимается очередной разряд кода Грея, который также, благодаря обратной связи, запоминается в эдщентепамяти. В следуощем такТе Ф дсущестрляется сложепает единица младшего разряда, которая запоминается в элементе 1 памяти. Одновременно действующийсигналпервого такта на входе 22 устрой-ства не изменяет исходного состоянияэлементов 2-4 памяти,В момент С на вход 35 устройства поступает первый разряд двоичногокода, а на его вход 25 - сигнал второго такта. Если первый разряд 1 Одвоичного кода равен "1", то он запрещает запись в элементе 2 памятиединицы, считанной с элемента 1 памяти. Аналогично сигнал с выхода 9 элемента 1 запрещает запись в элемент 4 15первого разряда двоичного кода.Для элемента 3 памяти в такте Сединичные сигналы поступают на оба .его входа 12 и 29 записи. Одновременно тактовый сигнал с входа 25 устройства поступает на его запрещающий.вход 30. Суммарное действие единичных сигналов на входах 12 и 29 оказывается больше, чем действие запрещающего сигнала на входе 30 т.е. про- .исходит превышение порога, устанавливаемого сигналов запрета), в результате .чего элемент 3 памяти переходит в состояние "1", реализуя тем самым логическую операцию "Конъюнкция". В но.вом такте С эта "1" в качестве сиг 30.нала переноса от суммирования двух .единиц по входам полус 1 мматора появляется на выходе 13 элемента 3 памяти и через контакты 14 и 8 переключателя 5 записывается в элемент 1памяти для последующего суммирования с очередньва (вторым) разрядомдвоичного кода. При этом сигнал навыходе 18 устройства отсутствует,.так как элементы 2 и 4 памяти не изменяют своего исходного состояния,т.е; первый разряд результата сложения соответствует "0". ( При этом ипоследующих тактах С сигналы навход 34 не подаются) .45Если второй разряд двоичного кодатакже равен "1", то в новом тактеС на вход 35 устройства вновь поступает единичный сигнал, запрещающий запись информации в элемент 2 50памяти. Аналогично сигналом с выхода 9 элемента 1 запрещается записьинформации в элемент 4 памяти. Приэтом в элемент 3 памяти записывается снова "1 ц которая в следующем 55такте С ц качестве едщщцм перецосе зацнеццается в эленрнт 1 делтн. Ю цьцида 18 щщщется пбп тщ как элементы 2 и 4 памяти по-прежнему не изменили своего исходногосостояния,Если в третьем разряде двоичногокода будет нуль, то в очередном такте С информация с элемента 1 памягти перепинется в элемент 2 памяти,но в результате действия тактовогосигнала на входе 30 не запишется вэлемент 3 памяти. Следующий тактовыйсигнал С, на входе 22 устройствасчитает "1" с элемента 2 памяти,которая поступит на выход 18 устройства (т,е, третий разряд результата сложения будет равен "1"). Приэтом переноса в старший разряд не будет и элемент памяти 1 сохранит своесостояние "0" и т.д.1 Следовательно, устройство при данной коммутации контактов ключей 5 и 6 обеспечивает реализацию функций . полусумматора.Для работы устройства в режиме преобразования двоичного кода в код Грея достаточно замкнуть контакты 8 и 14 переключателя 5 и разомкнуть контакты 23, 27 и 24, 28 переключателя 6. При этом вход 34 устройства не используется, а на вход 35 при .каждом такте С подаются разряды преобразуемого двоичного кода (старшими разрядами вперед). При этом каждый разряд двоичного кода запоминается в элементе 3 памяти, затем в такте Спереписывается в элемент 1 памяти для последующего сложения с очередным разрядом двоичного кода, также поступающим на вход 35 устройства., Разряды кода Грея ( старшим разрядом вперед ) снимаются при каждом последующем такте С с выхода 18 устройства.ставитель О.Ревихред М. Гергель ии Корректор А.Тяс едактор В.Иванов 879/62Тираж 871 ВНИИПИ Государственного комитета СС по делам изобретений и открытий 113035, Москва, Ж, Раушская наб.Зак ис д, 4/5 ППП "Патент", г. Ужгород, ул. Проектная,4 5 12 ние его со следующим разрядом кода Грея на элементах 2 и 4 памяти и т.д.Элемент 3 памяти в этом режиме работы не используется, но сигналы с 00431 6его выхода 13 могут быть использованы для индикации работы устройстваили для передачи информации с входа35 данного устройства на вход другого устройства.