Устройство для контроля микросхем

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН С 06 Г 11/О я САНИЕ ИЗОБРЕТ лдыбаев альных схемОЗПС,ство СССР/00, .1979. и ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ АВТОРСКОМУ СВИДЕТЕЛЬСТВ(54)(Я) 1.УСТРОЙСТВО ДЛЯ КОНТРОЛЯМИКРОСХЕМ, содержащее два индикатора и блок сравнения, причем перваяи вторая группы входов блока сравнения объединены соответственно сгруппами входов первого и второгоиндикаторов, о т л и ч а ю щ е е -с я тем, что, с целью повышениябыстродействия устройства, в неговведены коммутатор,.три реГистра,блок .считывания с перфоленты, дваблока элементов И и блок синхронизации, причем первая и вторая группы входов блока сравнения соединенысоответственно с группами выходовпервого и второго блоков элементовИ, а выход блока сравнения соединенс входом запуска блока синхронизации, выходы "Старт" и "Стоп" которого соединены соответственно с входами "Старт" и "Стоп" блока считьвания с перфоленты, группа информационных выходов которого соединена сгруппами информационных входов регистров, выход синхросигнала блокасчитьвания с перфоленты соединен свходом синхросигнала блока синхронизации, выход сброса которого соеди,801198523 нен с входами сброса регистров, группы выходов первого и второго регистров соединены соответственно с первой и второй группами входом коммутатора, первая и вторая группы выходов которого соединены соответственно с группой входов-выходов проверяемой микросхемы и группой информационных входов первого блока элементов И, группа входов второгоблока элементов И соединена с группой выходов третьего регистра, входы записи первого, второго и третьего регистров соединены соответственно с первым, вторым и третьимвыходами блока синхронизации, входначального запуска которого является входом запуска устройства,четвертый выход блока синхронизации соединен с управляющими входампервого и второго блоков. элементов И. 2. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что блок синхронизации содержит дешифратор, счетчик, триггер, три элемента задержки, три элемента ИЛИ, элемент И, элемент НЕ, пятнадцать одновибраторов, три усилителя, причем первый и второй входы первого элемента ИЛИ являются соответственно входами сигнала сравнения и запуска блока синхронизации, выход первого элемента ИЛИ соединен с входами первого элемента задержки, первого усилителя и с входом установки в "О" счетчика, выходы которого соединены с соответствующими входами дешифратора и с соответствующими входами с первого по,четвертый одновибраторов, выходы198которых соединены с входами второго элемента ИЛИ, выход которого соединен с входом второго элемента .задержки, выход которого соединен с первым входом третьего элемента ИЛИ, выход которого соединен с первым входом элемента И, выход которого соединен с единичным входом второго триггера, прямой выход которого соединен с входом второго усилителя, вход синхронизации счетчика соединен свыходам пятого одновибратора, вход которого объединен с входом третье-. го усилителя и подключен к инверсному выходу триггера, нулевой вход которого является входом синхросигнала блока синхронизации, выходы первого, второго и третьего усилите 523лей являются соответственно выходами "Сброс", "Старт" и "Стоп" блокасинхронизации, с первого по десятыйвыходы дешифратора соединены соответственно с входами с шестого по 1пятнадцатый одновибраторов, выходыкоторых являются выходами записи .блока синхронизации, одиннадцатыйвыход дешифратора.соединен с входомэлемента НЕ и с входом третьегоэлемента задержки, выход которогоявляется выходом разрешения сравнения блока синхронизации, выход элемента НЕ и выход первого элемента задержки соединены соответственно с вторыми входамиэлемента И и третьего элементаИЛИ, 1Изобретение относится к цифровойвычислительной технике и можетбыть использовано для контроля элементов цифровых вычислительных машин.Цель изобретения - повьппение быстродействия устройства,На. фиг,1 изображено данное устройство; на фиг,2 - блок синхронизации; на фиг.З - коммутатор,Устройство для контроля микросхем (фиг.1 ) содержит блок 1 считывания с перфоленты, блок 2 сравнения, индикаторы 3 и 4, блоки 5 и 6элементов И, коммутатор 7, регистры 18,9 и 10, блок 11 синхронизации,кроме того, на фиг.1 изображенапроверяемая микросхема 12.Блок синхронизации (фиг,2 ) содержит элементы ИЛИ 13-15, элементызадержки 16-18, элемент И 19, усилители 20-22, триггер 23, счетчик24, дешифратор 25, одновибраторы 2640, элемент НЕ 41.Коммутатор 1 фиг.З ) содержит группу реле 42.Устройство работает следующимобразом.При поступлении на вход устройства сигнала "Начальный запуск" блок11 синхронизации вырабатываетсигнал сброса, по которому производится обнуление регистров. По оконча 2нии сигнала сброса блок 11 синхро 11 11низации вырабатывает сигнал Старткоторым разрешается считывание первого байта информации с перфоленты.5 По окончании считывания первогобайта блок 1 считывания с перфоленты вырабатывает синхросигнал, по которому блок 11 синхронизации выдает.на блок 1 считывания с перфоленты 10 сигнал "Стоп", запрещающий движениеперфоленты, и сигнал записи на регистр 8, по которому производитсязапись первого байта в регистр 8,после чего аналогично производится 15 считывание остальных байтов информации. Информация, записанная в регистре 8, определяет назначение каж- .дого вывода контролируемой микросхемы 12.20 Для каждого вывода микросхемы.считывается три разряда, при этомпри наличии "1" в первом разрядеданный вывод является точкой подключения питания, при "1" во второмразряде - входом микросхемы, при"1" в третьем - выходом микросхемы.Коммутатор 7 по сигналам от регистра 8 подсоединяет выводы прове-;ряемой микросхемы согласно их назна чению к шине питания, к регистру10, если данный вывод микросхемыявляется входом, или к блоку 5 эле3 11 ментов И, если данный вывод. микросхемы является выходом.При поступлении на вход записи регистра 10 сигнала из блока 11 синхронизации в регистр 10 записываются байты информации, которые содержат в себе комбинацию входных сигналов первой проверки данной микросхемы. При поступлении на вход записи регистра 9 сигнала из блока 11 синхронизации в регистр 9 записываются байты информации, которые являются комбинацией выходных сигналов первой проверки.По сигналу С 4 от блока 11 синхронизации производится коммутация выходов блока 7 подключения к про. веряемой микросхеме и регистра 9 через блоки 5 и 6 элементов И по 98523 4Фвходам блока 2 сравнения для сравнения выходных сигналов проверяемой.микросхемы с эталонными сигналами.В случае сравнения блок 2 сравнения вьщает в блок 11 синхронизации сигнал, по которому последнийначинает вырабатывать сигналы дляпроведения следующей проверки испы -туемой микросхемы, при этом сигналы 0 вырабатываются блоком 11 синхронизации в той же последовательности, .что и в предыдущем цикле.При несравнении блок 2 сравненияне вьщает в блок 11 синхронизации 15 сигнал о сравнении, в связи с чемпроверка прекращается. Операторвизуально с помощью индикаторов 3и 4 анализирует ошибку. Окончание .всех проверок регистрируется операто ром визуально, по окончании перфоленты.теряемой мимроехеие Йю риислюлимвме Патент", г,Ужгород, ул,Проектная,Н Заказ 7722/4