Преобразователь кода

11Изобретение относится к вычисли-тельной технике и может быть использовано в устройствах последовательной передачи информации.Цель изобретения - расширение функциональных возможностей путем обеспечения преобразования биполярных двухфазных кодов без нулевого уровня между битами.На фиг. 1 приведена функциональная схема преобразователя кода, на фиг. 2 - виды преобразуемых входных сигналов; на фиг. 3 - временные диаграммы работы устройства.1Преобразователь кода содержит импульсный. трансформатор 1, первый и второй согласующие каскады. 2 и 3, первый и второй элементы 4 и 5 И, первый, второй, третий и четвертый элементы 6, 7, 8 и 9 И-НЕ, первый и второй Кб-триггеры 10 и 11, эле- мент 12 НЕ-ИЛИ, элемент 13 ИЛИ, элемент 14 задержки спада импульса, элемент 15 задержки импульса и элемент 16 НЕ. Входы трансформатора 1 являются входными шинами 17 и 18 устройства, а его выходы соединены с входами 19 и 20 соответствующих согласующих каскадов 2 и 3, выходы которых 2 1 и 22 подключены к первым входам элементов 4 и 5 И соответст-. венно. Выходы 23 и 24 последних со-3единены с соответствующими входами элемента 13 ИЛИ и вторымй входами соответственно элементов 6 и 9 И-НЕ и элементов 7 .и 8 И-НЕ, Выходы 25 и 26 элементов 6 иИ-НЕ подключены к Б -входам соответствующих К 5 -триггеров 10 и 11. Инверсные выходы 27 и 28 первого и второго 88-триггеров 10 и 11 соединены с первыми входами элементов 7 и 6 И-НЕ соответственно, а прямые выходы этих триггеров подключены к первым входам соответственно элементов 8 и 9 И-НЕ и к соответствующим выходным шинам 29 и 30. Выходы 31 и 32 элементов 8 и 9 И-НЕ соединены с входами элемента 12 НЕ-ИЛИ, выход которого подключен к третьей выходной шине 33 и соединенным последовательно элементам 15 и 16, Выход 34 последнего подключен к вторым входам элементов 4 и 5 И. Выход 35 элемента 14 соединен с Я -входами кБ-триггеров 10 и 11, а его вход - с выходом элемента 13 ИЛИ,Преобразователь кодов позволяет преобразовывать в двоичный код бипо 35 40 45 55 мирует на выходе 21 согласующего каскада 2 импульсный сигнал положительной полярности, соответствующий "1", который через элементы 4 И, 13 ИЛИ и 14 задержки спада импульса поступает на В -входы 36-триггеров 10 и 11. Одновременно импульсный сигнал "1", пройдя через элементы 6 И-НЕ, преобразуется в импульсный сигнал "0", который поступает наб-вход 18 -триггера 10 н изменяетего. состояние на противоположное, Уровень " 1", сформированный на прямом выходе об-триггера 10, поступает на вход элемента 8 И-НЕ и первую выходную шину 29 прямого кодаданных. С инверсного выхода 27 18 -триггера 10 сигнал "0" поступает на вход элемента 7 И-НЕ. Спад импульсного сигнала 1, поступающего с выхода 21 согласующего каскада 2 на В -входы 85-триггеров 10 и 11, будет задержан элементом 14 задержки спада импульса, что обеспечивает поддержание кб-триггера 10 в состоянии " 1", если между спадом этого импульсного сигнала и фронтом положительного импульса сигнала, сфор 95450, лярные двухфазные коды как имеющиеинтервал нулевого уровня между битами (фиг.2 а), так и не содержащие его(фиг.2 б), благодаря формированию .признака окончания периода передачибита информации. По этому признакупреобразователь кода устанавливаетсяв исходное состояние перед приемомочередного бита информации, Благода 1 О ря отсутствию необходимости во временном интервале нулевого уровняможно повысить, скорость передачиинформации,Преобразователь кода в случае 15 подачи на него биполярного двухфазного кода без нулевого уровня междубитами (рис.2 б) работает следующимобразом (фиг.3).При отсутствии на первой и второйвходныхшинах 17 и 18,биполярныхдвухфазных сигналов на выходах 21 и 22 согласующих каскадов 2 и 3 устанавливается сигнал 0; который через элементы 4 и 5 И и 13 ИЛИ и элемент 14 задержки спада импульса поступает на 1( -входы 86-триггеров 10 и 11. На выходных шинах 29, 30н 33 устанавливается сигнал "0". В этом случае первый однополярный импульс на входных .шинах 17 и 18 формированного из второго однополярного импульса входного сигнала на выходе 22 согласующего каскада 3, возникает временный интервал, вызы-, ваемый различием в импульсных характеристиках.согласующих каскадов 2 иЗ.Положительный импульсный сигнал, сформированный на выходе 22 согласующего каскада 3, через элементы 5 И, 8 И-НЕ, 12 НЕ-ИЛИ поступает на третью выходную шину 33, синхроимпульсов, а через элементы 13 ИЛИ и 14 задержки спада импульса - на 1-цходы йб -триггеров 10, 11 и удер. живает триггер 10 в состоянии, уста" новленном положительным импульсным сигналом с выхода 21 согласующего каскада 2. Й 6 -триггер 11 не изменяет своего состояния, так как элемент 7 И-НЕ заперт сигналом с инверсного выхода 27 Нб-триггера 10.Одновременно импульсный сигнал " 1" на третьей выходной шине 33 синхроимпульсов, пройдя через элементы 15 задержки и 16 НЕ, преобразуется в задержанный импульсный сигнал "О" и поступает на входы элементов 4 и 5 И, На выходе 24 элемента 5 И устанавливается сигнал "О", формирующий после прохождения через элементы 8 И-НЕ, 12 НЕ-ИЛИ задний фронт синхроимпульса на третьей выходной шине 33. Кроме того, сигнал "0" с выхода 24 элемента 5 И поступает на вход элемента 13 ИЛИ и через временной интервал, определяемый элементом 14 задержки спада импульса, поступает на Р -входы РБ-триггеров 10 и 11, устанавливая их в исходное состояние. На первой выходной шине 29 прямого кода данных устанавливается сиг" нал "0".Сигнал "0" на выходе 34 элемента 16 НЕ обеспечивает исходное состояние преобразователя кода в конце .35 где Т- период передачи бита информации,- время задержки элемента 15; - минимальная длительностьимпульса, обеспечивающегоустановку в,"1" Й 8-триггеров 10 и 11,- время задержки спада импульса на элементе 14;- минимальная длительностьИмпульса, обеспечивающегоустановку в "0" йб -триггеров 1 О, 11. 195450 4периода текущего и в начале периодаочередного битов информации.о иПо окончании действия сигнала 0на выходе 34 элемента 16 НЕ работапреобразователя кода аналогична работе его при поступлении на первуюи вторую входные шины 17 и 18 биполярного сигнала, соответствующего"0", только в этом случае переклю- О чается КБ -триггер 11, а импульсинформации формируетсяна второйвыхо. дной шине 30 инверсногокода данных.В случае, когда на вход преобразователя подается сигнал, содержащий15 нулевые уровни между битами (фиг.2 а),признак окончания бита информацииможет формироваться без участияэлементов 15 и 16 за счет формысамого входного сигнала (пунктир на20 диаграммах 19 и 20 фиг.З), еслисигнал "0" на выходе 34 элемента16 НЕ (обведен кружком на диаграмме34 фиг.З) появляется позже, чемзадний фронт синхроимпульса данного25 бита информации (пунктир на диаграмме 22 фиг.З).Для устойчивой работы преобразователя кода в случае подачи на негосигнала без интервала нулевого уровня(фиг.2 б), необходимо выполнить следующие условия:Т Т -421514 Оф