Устройство для вычисления тригонометрических функций

(54)(57) У ТРИГОНОМЕТ жащее два элемента И тактовые в интегратор мента устр го и втор соединены синуса и в о т л а, то с ц вве че г еры еертыи элемент д тыре элементаположительного мента задержки и И-Е, причем выхо и отрицательного цифрового интегра с первыми входами первого и второго рые входы которых дами соответствен рого элементов И- которых соединены соответственно пе ений первого соединен енноИ, втооответст элементов соединены с выхои втоо первого Е, первые с прямыми вого и вто оды о ам геров. ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Неслуховский К.С. Цифровыедифференциальные анализаторы, - М,:Машиностроение, 1968, с.85, рис. 17.Авторское свидетельство СССРУ 978145, кл. С 06 Р 7/548, 1980. СТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ РИЧЕСКИХ ФУНКЦИЙ, содерцифровых интегратора, трии два триггера, причем ходы первого и второго ов соединены с входом аргу ойства,выходы кода первоого цифровых интеграторов. соответственно с выходом выходом косинуса устройсти ч а ю щ е е с я тем, ью повышения точности, в ны третий и четвертый триг, ЯО 1182515 А триггеров, инверсные выходы которыхсоединены с вторыми входами соответственно второго и первого элементовИ-НЕ, выходы первого и второго элементов И соединены соответственнос входом положительного приращенияи отрицательного приращения второгоцифрового интегратора, выходы положительного и отрицательного прира -щений которого соединены с первымивходами соответственно третьегои четвертого элементов И, вторыевходы которых соединены с выходамисоответственно третьего и четвертогоэлементов И-НЕ, первые входы которыхсоединены с прямыми выходами соответственно третьего и четвертоготриггеров, инверсные выходы которыхсоединены с вторыми входами соответственно четвертого и третьегоэлементов И-НЕ, выходы третьего.ичетвертого элементов И соединенысоответственно с входом положительного приращения и входом отрицательного приращения первого цифровогоинтегратора, выход кода которогосоединен с информационным входомчетвертого триггера и через первыйэлемент задержки - с информационнымвходом третьего триггера, выходкода второго цифрового интеграторасоединен с информационным входомвторого триггера и через второйэлемент задержки- с информационнымвходом первого триггера, тактовыевходы триггеров соединены с входомокончания итерации устройства,вход сброса которого соединен свходами установки в ноль триг20 Изобретение относится к вычис.ительной технике и предназначенодля использования в специализированных вычислит.льных устройствах имашинах, з особенности в навигационных системах и системах автоматического регулирования для реализациисинусно-косинусных зависимостей.Целью изобретения является повышение точности.1 ОБпок-схема устройства представлена на чертеже.Устройство содержит цифровойинтегратор 1, триггер 2, элементзадержки 3, триггер 4, элементы И-НЕ 155 и 6, элементы И 7 и 8, цифровойинтегратор 9, триггер 10, элементзадержки 11, триггер 12, элементыИ-НЕ 13 и 14, элементы И 15 и 16,входы устройства 17-19, выходыустройства 20 и 21, Интеграторы 1и 9 представляют собой цифровыеинтеграторы с одноразрядными приращениями.Устройство для вычисления тригонометрических функций реализуетРсинусно-косинусные зависимости у1вюх и усоах на основеасистемы уравнений Шеннона следующего вида: ЗОут" у 2 охду-у дх.2. 1 фгде х - значение аргумента.Устройство для вычисления тригонометрических функций работает35следующим образом,Приращения аргумента дх посту- .пают с входа 17 устройства на тактовые входы интеграторов 1 и 9 и возбуждают их работу, В конце каждойитерации на выходах положительныки отрицательных приращений интегра-.ла цифровых интеграторов 1 и 9 начинают формироваться, одноразрядныеприращения интеграла: Йу на;выходепервого интегратора 1, реализующегоуравнение гауз-уИх, и ду навыходе второго цифрового интегратора 9, реализующего уравнениеду У 2 дх. При этом одноразрядные5 Оприращения интегралов йу и йу 2представляются в троичной системекодирования, т.епринимают значения "+1", "0" и "-1" и поэтому пе"редаются по двум каналам (положительному и отрицательному) в видепостоянных сигналов, соответствующих(2) где Ь - шаг интегрирования;- погрешность функции синус;с эх- погрешность функциикосинус.Анализируя выражения (1) и (2), можно заметить, что погрешность возрастает с ростом значения переменной и накопление ее происходит по закону синуса при воспроизвецении функции синуса и по закону косинуса при воспроизведении функции косинуса.Так как максимальная по модулю погрешность вычисления этих функцийббразуется тогда, когда данные функции принимают значения +1, и совпадает по знаку с воспроизводимой функцией, то накопление погрешности приводит к тому, что в приращения интеграла и поступают выходв положительных и отрицательных приращений интеграла второго цифрового интегратора 9 через элементы И 7 и 8, служащие для организации коррекции результатов вычисления и управляемые состоянием триггеров 2 и 4, на входы приращений подынтегральной функции первого цифрового интегратора 1, а одноразрядные приращения интеграла ду с выходов поло 2жительных и отрицатейьных приращений интеграла первого цифрового интегратора 1 поступают через элементы И 15 и 16, также служащие для органиэации коррекции резулвтатов вычислений и управляемые состоянием триггеров 10 и 12,на входы прираще ний подынтегральной функции второго цифрового интегратора 9.Для исключения накопления ошибок в цифровых интеграторах определим алгоритм коррекции из анализа погрешности вычислений синусно-косинусыых зависимостей на большом интервале решения. Аналитическая зависимость погрешности вычисления функЦии синуса и косинуса для схемы реализации синусно-косинусных зависимостей с помощью системы уравнений Шеннона на двух цифровых интеграторах с одноразрядными приращениями имеет следующий вид:,эт ик т 0 к 1 х 3 нс(.1 ия функи и .иаю эачеиие синицы, Поэтому коррекцию вычислений этих функций осуществляют следующим образом: ср достижении подынтегральной функ ции одного из цифровых интеграторов значения "+1" (например, первого цифрового интегратора, вычисляюще- го функцию синуса) перекрывают канал поступления положительных прира- О щений этой подынтегральной функции до тех сор, пока значение данной содынтегральной функции не станет меньше единицы, т.е. до тех сор, пока значение содынтегральной функ ции другого цифрового интегратора(в данном случае второго цифрового интегратора, вычисляющего функцйю косинуса) не перейдет через нулевое значение и не изменит свой знак, а 20 если значение содынтегральной функции одного из цифровых интеграторов достигает "-.", то отсекают отрицательные приращения подынтегральной функции этого цифрового интегратора 25 до тех пор, пока значение этой содынтегральной. функции не станет больше -1. В результате в точках1- И% ( =1,2., К), т,е,в точках, в которых функция синус или Функция косинус принимают значения + 1, происходит ограничение потока .приращений соответствующего знака по входу приращений той функции, которая достигает этого макси мального со модулю значения, и тем самым производится сбрасывание накопленных ошибок, так как на каждом новом интервале, равном - , вычисле 7.ния производятся как бы с.;новыми, точными исходными данными.Данный алгоритм реализуется в предлагаемом устройстве для вычисления тригонометрических функций следующим 45 образом.В конце каждой итерации со сигналу конца итерации, поступающему через вход 19 устройства, проводится анализ знакового и старшего числового разрядов дополнительного двоичного кода . как функции синуса, так и функции косинуса. Для этого код синуса поступает .с выхода кода содынтегральной функции первого цифрового интегра тора 1 на информационный вход триггера 2 и через элемент задержки 3на один такт, который служит для совмещения во времени акоо о старего числового разрядов кодл функции, поступает на информационный вход триггера 4. Аналогично код косинуса поступает с выхода кода содынтегральной функции второго цифрового интегратора 9 на информационный вход триггера 10 и через элемент задержки 11 на один такт на информационный вход триггера 12.Предварительная установка триггеров 2, 4, 10 и 12 в нулевое состояние производится перед началом работы устройства подачей соответствующего сигнала на вход 18 устройства. В результате сри поступлении сигнала конца итерации, совпадающего со времени со знаковым разрядом кодов содынтегральных Функций, через вход 19 устройства на вход синхронизации триггеров 2, 4110 и 12 происходит запись знакового разряда кода синуса и кода косинуса соответственно в триггеры 2 и 10, а старшего числового разряда - соответственно в триггеры 4 и 12. Так как код значения "+1" для функции синуса ипи косинуса в цифровых интеграторах предлагаемого устройства имеет вид 0,10000, то сри достижении функцией синуса этого значения на выходе элемента И-НЕ 6 появляется нулевой сигнал, который поступает на вход элемента И 7 и закрывает его, блокируя тем самым поступление приращений из второго цифрового интегратора 9 с одноразрядными приращениями на вход положи-. тельных приращений содынтегральной функции первого цифрового интегратора 1 и удерживая точное значение функции синус, вычисляемой в сервом цифровом интеграторе 1, в точке экстремума. Это происходит до тех сор, пока значение подынтегральной функ-. ции второго цифрового интегратора 9, т.е, функции косинуса, не пересечет нулевую точку и не станет отрицательньак, тогда на вход отрицательных приращений содынтегральной функции первого цифрового интегратора 1 начинают поступать через открытый элемент И 8 приращения с выхода отрицательных приращений интеграла второго цифровогд интегратора 9 и вычисляемое в первом цифровом интеграторе 1 значение функции синуса становится меньше единицы, а на выходе элемента И-НЕ 6 снова появляется единич1182515 В аз 6108/48 Тираж 709 Подпис Патент", г.Ужгород, ул.Проектная, 4 ный сигнал. Аналогично и для Функциикосинус: при достижении Функцией косинус, вычисляемой вторым цифровыминтегратором 9, значения "+1" навыходе элемента И-НЕ 14 появляетсянулевой сигнал, поступающий на входэлемента И 15 и блокирующий поступление приращений иэ первого цифрового интегратора 1 с одноразряднымиприращениями на вход, положительныхприращений подынтегральной функциивторого цифрового интегратора 9 дотех пор, пока значение функциисинус, вычисляемой в первом цифровом интеграторе 1, не пересечет нулевую точку, и тогда вычисляемоево втором цйфровом интеграторе 9значение функции косинус становитсяменьше единицы, а на выходе элементаИ-НЕ 14 снова появляется единичныйсигнал. Если же код функции синусили косинус будет равен 1,0111,т.е. Функция синус или косинус достигнет значения "-1", то нулевой сигнал с выхода элемента И-НЕ 5 дляфункции синус поступает на входэлемента И 8 или соответственно нулевой сигнал с выхода элемента И-НЕ13 для функции косинус поступает навход элемента И 16, блокируя прохождение приращений на вход отрицательных приращений подынтегральной Функции соответственно первого цифровогоинтегратора 1 или второго цифровогоинтегратора 9 до тех пор, пока значения противоположных Функций, т.е,функции косинус в случае, если значения "-1" достигла функция синус илифункции синус в случае, если значения "-1" достигла Функция косинус, 10 не пересекут Нулевую точку,и тогдазначение соответственно функции синус,если нулевую точку пересечет функциякосинус, или Функции косинус, еслинулевую точку пересечет Функциясинус, станет меньше единицы, а навыходе соответственно элемента И-НЕ5 или И-НЕ 13 снова появится единичный сигнал. Вследствие этого сброснакопленнных погрешностей вычисле ний в предлагаемом устройстве осуществляется за счет удержания точныхзначений функций в точках экстремума. При всех остальных значениях зна кового и старшего числового разрядовкодов Функций синус и косинус на вы-ходах элементов И-НЕ 5, 6,13 и 14 и,Следовательно, на вторых входах элементов И 8, 1, 16 и 15 соответственЗ 0 но находится единичный сигнал, разрешающий поступление как положительныхтак и отрицательных приращений вычисляемых функций.