Генератор случайных чисел

СОЮЗ СОВЕТСНИХСОЦИАЛИСТ ИЧЕСНИХРЕСПУБЛИК ц 4 С 06 Г 7/58 СССРНРЫТИЙ И Т ТОРСКОМУ СВИДЕТЕЛЬСТВУ 00 ОСУДАРСТВЕННЫЙ КОМ ДЕЛАМ ИЗОБРЕТЕНИИ ПИСАНИЕ ИЗОБ(56) Авторское свидетельство СССР У 260969, кл. С 06 Р 7/58, 1968.Авторское свидетельство СССР 9 857983, кл. С 06 Р 7/58, 1979, (54)(57) ГЕНЕРАТОР СЛУЧАЙНЫХ ЧИСЕЛ, содержащий сумматор, генератор тактовых импульсов, выход которого подключен к первому адресному входу первого блока памяти, первый выход которого подключен к первому входу умножителя, второй вход которого соединен с выходом источника равномерно распределенных случайных чисел, выход умножителя подключен к входу первого регистра памяти, отличающийся тем, что, с целью повышения быстродействия, в него введены второй и третий ре 801182516 гистры памяти, первый и второй блоки целочисленного деления, а также второй блок памяти, при этом выход второго регистра памяти подключен к первому входу первого блока целочисленного деления, второй вход которого соединен с выходом умножителя, а выход первого блока целочисленного деления подключен к входу управления считыванием второго блока памяти, выход которого подключен к второму адресному входу первого блока памяти и к входу третьего регистра памяти, выход которого соединен с первым входом сумматора, выход которого является выходом устройства, второй выход первого блока памяти подключен к первому входу второго блока целочисленного деления, второй вход которого соединен с выходом первого регистра памяти, а выход - с вторым входом сумматора, выход генерйтора тактовых импульсов подключен к входу источника равномернораспределенных случайных чисел.1182516 1 с: Р + сГ Составитель И.СтоляровРедактор М.Циткина Техред СМигунова Корректор Е.Сирохман Заказ 6108/48 Тираж 709 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д, 4/5Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 Изобретение относится к вычислительной технике и может быть использовано для статистического моделирования сложных систем, решения задач теории надежности.Цель изобретения - повышение быстродействия устройства. На чертеже представлена структурная схема генератора.Генератор содержит генератор 1 тактовых импульсов, блок 2 памяти, источник 3 равномерно распределенных случайных чисел, умножитель 4, регистр 5 памяти, сумматор 6, регистр 7 памяти, блок 8 целочисленного деления, блок 9 памяти, регистр 10 памяти, блок 11 целочисленного деления.Генератор работает следующим образом.В блок 2 памяти заносятся заранее рассчитанные значения сумм ве" роятностей отказов элементов системы . . В блок 9 памяти заносятся значейия о , в регистр 7 памяти значение Й,;и . Работа генератора тактируется генератором тактовых импульсов 1. Все устройство запускается подачей импульса на первый вход блока 2 памяти и на вход источника 3 равномерно распределенных случайных чисел и поэтапно выполняет следующие операции. На первом этапе запускается источник 3 и считывается значение сумм из блока 2 памяти. На втором этапе по первому выходу блока 2 памяти на первый вход умножителя 4 поступает значение сумм у, а на второй вход умножителя 4 - значение чис- ла , поступающее с выхода источника 3. Случайное число Г из интервала (О,), равное произнедению значения из блока 2 памяти ичисла ), , поступает на вход регистра 5 памяти и на второй входблока 8 целочисленного деления.5 На первый вход блока 8 поступаетзначение Д с выхода регистра 7памяти. На третьем этапе производится запись значенияв регистр 5памяти и деление нацело значения 1 Она значение Й;и=1 ф мл 3На четвертом этапе этот результат поступает на вход блока 9 памя ти, после чего на вход регистра10 памяти и на второй вход блока 2памяти поступает приближенное значение номера элемента : о.Напятом этапе производится считыва ние значения суммы у , хоанящетгося в блоке 2 памяти, которое поступает на второй вход блока 11целочисленного деления, на первыйвход которого поступает значение 25 случайного числа Е с выхода ре 5гистра 5 памяти, На шестом этапепроизводится деление нацело значения 5 на значениеэО Г 33 е 1На седьмом этапе этот результатпоступает на второй вход сумматора 6,а на первый вход сумматора поступает значениес выхода регистра 10памяти. В сумматоре определяетсясумма значений 1 и И , котораясогласно алгоритму, равна номеру отказавшего элемента в системе: Далее процесс выбора очередного номера отказавшего элемента для следующего испытания повторяется, начиная с первого этапа.