Устройство для контроля записи и считывания информации

союЗ советснихСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК И 9) 81 О ОПИСАНИЕ ИЗОБРЕ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ИьАМф 7;,р Ю. П. Повыстройств мея. М., Энерем ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) 1. Хетагуров Я. А., Рудншение надежности цифровыхтодами избыточного кодировагия, с. 51 - 53, 1974. 2. Авторское свидетельство СССР622086, кл. б 06 Е 11/08, 1978 (прототип).(54) (57) 1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЗАПИСИ И СЧИТЫВАНИЯ ИНФОРМАЦИИ, содержащее информационный и контрольный регистры, регистр прямого кода, первую и вторую группы элементов И, группу элементов ИЛИ и сумматоры по модулю два, выходы которых соединены с одними из входов контрольного регистра, а входы - с выходами элементов ИЛИ группы, первые входы которых подключены к выходам элементов И первой группы, первые входы которых соединены с одними из прямых выходов информационного регистра, причем входы информационного регистра и одни из входов регистра прямого кода объединены и являются информационными входами устройства, инверсные и другие прямые выходы информационного регистра являются выходами записи устройства, входами считывания и информационными выходами которого являются соответственно другие входы регистра прямаго кода и выходы элементов ИЛИ группы, а контрольными выходами выходы контрольного регистра, отличающееся тем, что, с целью повышения достоверности контроля за счет обеспечения возможности исправления тройных ошибок, в устройство введены регистр обратного кода и блок анализа кратности ошибок, одни из входов которсго подключены соответственно к выходам регистра прямого кода и к выходам регистра обратного кода, одни из входов которого соединены с другими входами регистра прямого кода, а другие входы - с инверсными выходами информационного регистра и первыми входами элементов И второй группы, выходы которых подключены к вторым входам элементов ИЛИ группы, первый и второй выходы блока анализа кратности ошибок соединены соответственно с вторыми входами элементов И второй группы и другими входами контрольного регистра и с вторыми входами элементов И первой группы, второй и третий выходы и другой вход блока анализа кратности ошибок являются управляющими выходами и управляющим входом устройства. 2. Устройство по п. 1, отличающееся т что блок анализа кратности ошибок содержит элементы ИЛИ-НЕ, элементы НЕРАВНОЗНАЧНОСТЬ, элементы НЕ, элементы ИЛИ и элементы И, причем входы первого С, элемента ИЛИ-НЕ и первого элемента НЕРАВНОЗНАЧНОСТЬ соответственно объе- Я динены, а выходы подключены соответственно к входу первого элемента НЕ, первому входу первого элемента ИЛИ и к первому входу первого элемента И, выход которого соединен с вторым входом первого элемента ИЛИ, входы второго элемента ИЛИ-НЕ и второго элемента НЕРАВНОЗНАЧНОСТЬ соответственно объединены, а выходы подключены к входам второго элемента ИЛИ, выход которого соединен с входом второго элемента НЕ, первыми входами второго элемента И и третьего элемента ИЛИ-НЕ, второй и третий входы которого подключены соответственно к выходу первого элемента фу НЕРАВНОЗНАЧНОСТЬ и к выходу первого ф элемента ИЛИ-НЕ, второй вход первого элемента И соединен с выходом второго элемента НЕ, второй вход второго элемента И подключен к выходу первого элемента НЕ, входы первого и второго элементов ИЛИНЕ являются одними из входов блока,1095241 30 третьи входы первого и второго элементов И объединены и являются другим входом блока, первым, вторым и третьим выходами коИзобретение относится к вычислительной технике и может быть применено в запоминающих устройствах, в которых для повышения надежности используется избыточное кодирование данных.Известно устройство для контроля записи и считывания информации, содержащее информационный и контрольный регистры и блок сумматоров по модулю два, выходы которого соединены с входами контрольного регистра, входы информационного регистра служат первой группой входов устройства, а выходы контрольного регистра - первой группой выходов устройства 1.Однако такое устройство не позволяет исправлять ошибки, вызванные двумя отказами или сбоями в ячейке с одним отказом, что снижает надежность коррекции. Наиболее близким к изобретению является устройство, содержащее информационный и контрольный регистры, блок сумматоров по модулю два, выходы которого соединены с входами контрольного регистра, входы информационного регистра являются первой группой входов устройства, выходы контрольного регистра являются первой группой выходов устройства, регистр прямого кода, блок сравнения, элемент ИЛИ, элемент НЕ, две группы элементов И, группу элементов ИЛИ, группу элементов НЕ, причем группа выходов информационного регистра является второй группой выходов устройства, группа входов регистра прямого кода является второй группой входов устройства, выходы информационного регистра соединены с первой группой входов блока сравнения и с первыми входами элементов И первой и второй групп, выходы регистра прямого кода соединены с второй группой входов блока сравнения, выходы которого соединены с входами элемента ИЛИ, выход элемента ИЛИ соединен с вторыми входами элемент. тов И первой группы и с одним из входов контрольного регистра непосредственно и через элемент НЕ с вторыми входами элементов И второй группы, выходы элементов И первой группы через группу элементов НЕ и выходы элементов И второй группы соединены соответственно с входами элементов ИЛИ группы, выходы которых являются третьей группой выходов устройства и сое 5 1 О 15 20 25 35 40 45 торого являются соответственно выходы второго элемента И, первого элемента ИЛИ итретьего элемента ИЛИ-НЕ. динены с входами блока сумматоров по модулю два 121.В известном устройстве производится запись прямого кода в память и считывание его на регистр с последующим сравнением с записываемым кодом. Если ошибок нет, то прямой код передается на сумматоры по модулю два и формируются контрольные разряды, Если есть ошибки, то прямой код инвертируется и затем передается на сумматоры по модулю два с целью формирования контрольных разрядов.Это устройство не всегда позволяет исправлять ошибки, вызванные тремя отказами и сигнализировать об этом, например, если в ячейке памяти имеется три отказавших разряда, причем в одном из них характер отказа не согласован с прямым кодом записываемого слова, а в двух других - характер отказа согласован с прямым кодом записываемого слова, то в этом случае на сумматоры по модулю два будет подан инверсный код записываемого слова, запись инверсного кода в память приведет к появлению двух ошибок, которые не будут корректироваться, следовательно, известное устройство имеет ограниченные корректирующие способности, что снижает достоверность контроля.Целью изобретения является повышение достоверности. контроля за счет обеспечения возможности исправления тройных ошибок.Поставленная цель достигается тем, что в устройство для контроля записи и считывания информации, содержащее информационный и контрольный регистры, регистр прямого кода, первую и вторую группы элементов И, группу элементов ИЛИ и сумматоры по модулю два, выходы которых соединены с одними из входов контрольного регистра, а входы - с выходами элементов ИЛИ группы, первые входы которых подключены к выходам элементов И первой группы, первые входы которых соединены с одними из прямых выходов информационного регистра, причем входы информационного регистра и одни из входов регистра прямого кода объединены и являются информационными входами устройства, инверсные и другие прямые выходы информационного регистра являются выходами записи устройства, входами считывания и информационными выходами ко10 15 20 25 30 35 40 50 45 55 торого являются соответственно другие входы регистра прямого кода и выходы элементов ИЛИ группы, а контрольными выходами - выходы контрольного регистра, введены регистр обратного хода и блок анализа кратности ошибок, одни из входов которого подключены соответственно к выходам регистра прямого кода и к выходам регистра обратного кода, одни из входов которого соединены с другими входами регистра прямого кода, а другие входы -с инверсными выходами информационного регистра и первыми входами элементов И второй группы, выходы которых подключены ко вторым входам элементов ИЛИ группы, первый и второй выходы блока анализа кратности ошибок соединены соответственно со вторыми входами элементов И второй группы и другими входами контрольного регистра и со вторыми входами элементов И первой группы, второй и третий выходы и другой вход блока анализа кратности ошибок являющими выходами и управляющим входом устройства.Кроме того, блок анализа кратности ошибок содержит элементы ИЛИ-НЕ, элементы НЕРАВНОЗНАЧНОСТЬ, элементы НЕ, элементы ИЛИ и элементы И, причем входы первого элемента ИЛИ-НЕ и первого элемента НЕРАВНОЗНАЧНОСТЬ соответственно объединены, а выходы подключены соответственно ко входу первого элемента НЕ, первому входу первого элемента ИЛИ и к первому входу первого элемента И, выход которого соединен со вторым входом первого элемента ИЛИ, входы второго элемента ИЛИ-НЕ и второго элемента НЕРАВНОЗНАЧНОСТЬ соответственно объединены, а выходы подключены ко входам второго элемента ИЛИ, выход которого соединен со входом второго элемента НЕ, первыми входами второго элемента И и третьего элемента ИЛИ-НЕ, второй и третий входы которого подключены соответственно к выходу первого элемента НЕРАВНОЗНАЧНОСТЬ и,к выходу первого элемента ИЛИ-НЕ, второй вход первого элемента И соединен с выходом второго элемента НЕ, второй вход второго элемента И подключен к выходу первого элемента НЕ, входы первого и второго элементов ИЛИ-НЕ являются одними из входов блока, третьи входы первого и второго элементов И объединены и являются другим ,ходом блока, первым, вторым и третьим выходами которого являются соответственно выходы второго элемента И, первого элемента ИЛИ и третьего элемента ИЛИ-НЕ. На фиг. 1 изображена функциональная схема предложенного устройства; на фиг. 2 - функциональная схема наиболее предпочтительного варианта выполнения узла анализа кратности ошибок. Устройство содержит информационныйрегистр 1 со входами 2 и выходами 3 и 4,регистр 5 прямого кода со входом 6, регистр 7 обратного кода, первую 8 и вторую 9группы элементов И, блок 10 анализа кратности ошибок, группу элементов ИЛИ 11,сумматоры 12 по модулю два с выходами 13и контрольный регистр 14. На фиг. 1 обозначены контрольные выходы 15 устройства,выходы 16 - 18 блока анализа ошибок, управляющий выход 19 устройства и управляющий вход 20 устройства. Каждый разрядрегистров 5 и 7 выполнен на триггерах сосчетными входами.Блок анализа ошибок содержит управляющий вход 20, первый 21, второй 22 итретий 23 элементы ИЛИ-НЕ, первый 24 ивторой 25 элементы НЕРАВНОЗНАЧНОСТЬ,первый 26 и второй 27 элементы НЕ, первый 28 и второй 29 элементы ИЛИ, первый30 и второй 31 элементы И.Устройство работает следующим образом,В исходном состоянии регистры 1, 5, 7и 14 обнулены. При кодировании информационное слово по входу 2 поступает на информационный регистр 1 и регистр 5. Изрегистра 1 слово по выходу 3 записывается в выбранную ячейку запоминающего устройства и считывается по входу 6 на регистр .5. На выходах регистра 5 сигнал 1 появляется в тех разрядах, в которых данные изячейки считаны неверно. Если данные изячейки считаны правильно, то на всех выходах регистра 5 будет код О, которыйпоступает на входы блока 10, при этом навыходе элемента ИЛИ-НЕ 21 - код 1,который поступает через элемент ИЛИ 28на выход 17 блока 10. Единичным сигналомс выхода 17 блока 10 открывается группа элементов И 8, и прямой код слова поступаетчерез элементы ИЛИ 11 на входы сумматоров 12. Сформированные контрольные разряды записываются в регистр 14 и поступают на выход 15 устройства. При этом навыходах 16 и 18 блока 10 - код О.Если данные из ячейки считаны неверно, то на соответствующих выходах регистра 5 будет код 1. На выходе элементаИЛИ-НЕ 21 будет код О, который поступает на выход 7 блока 10 и на выход 19устройства. Код О с выхода 19 поступаетв блок управления (не показан). Это свидетельствует об ошибках при записи прямогокода. Блок управления вырабатывает управляющие сигналы для записи в,эту ячейкупамяти обратного кода слова, Обратный кодслова из регистра 1 поступает на выход 4устройства (для записи в контрольное запоМинающее устройство) и на входы регистра7. Затем слово в обратном коде считываетсяиз запоминающего устроиства на входы 6 ипоступает в регистр 7. Одновременно с поступлением обратного кода слова на регистр7 на вход 20 блока О поступает единичный сигнал.Рассмотрим различные варианты наличия ошибок при считывании из запоминающего устройства обратного кода.Пусть, например, при записи и считывании обратного кода слова ошибок не возникает. Тогда на всех выходах регистра 7 - код 0, на выходе элемента ИЛИ-НЕ 22 - код 1, а на выходе элемента НЕРАВНОЗНАЧНОСТЬ 25 - код О. Следовательно, на выходе элемента ИЛИ 29 - код 1, который проходит через элемент И 31 и поступает на выход 16, По этому сигналу инверсный код .слова из регистрачерез элементы И 9 и элементы ИЛИ 11 поступает на входы сумматоров 12, формируются контрольные разряды, которые записываются в регистр 14. Одновременно в определенный разряд регистра 14 записывается 1, что свидетельствует о том, что слово в ячейку запоминающего устройства записывается в обратном коде. Содержимое регистра 14 затем поступает на выход 15 устройства.Пусть, например, при записи и считывании обратного кода слова возникает ошибка в одном разряде. Тогда на выходе соответствующего разряда регистра 7 будет код 1, При этом на выходе элемента ИЛИ-НЕ 22 будет код О, а на выходе элемента НЕРАВНОЗНАЧНОСТЬ 25 - код 1, который, проходя на выход 16 через элемент ИЛИ 29 и элемент И 31, приводит к передаче инверсного кода на сумматоры 12, т.е. контрольные разряды избыточного кода формируются также, как и в случае, когда при записи и считывании обратного кода не было ошибок.Пусть, например, при записи и считывании обратного кода слова возникает ошибка в двух или более разрядах, Тогда на выходах соответствующих разрядов регистра 7 будет код 1, на выходах элементов ИЛИНЕ 22 и элемента НЕРАВНОЗНАЧНОСТЬ 25 - код 0. Теперь все зависит от того, сколько ошибок было при записи и считывании прямого кода. Пусть, например была всего одна ошибка. Тогда с выхода элемента НЕРАВНОЗНАЧНОСТЬ 24 выдается единичный сигнал, который через открытый элемент И 30 и элемент ИЛИ 28 поступает на выход 17. Прямой код из регистра 1. через элементы И 8 и ИЛИ 11 передается на входысумматоров 12. Затем формируются контрольные разряды и записываются в регистр 14 для последующей выдачи на выход 15 устройства.Если при записи и считывании как прямого, так и обратного кодов слова возникают ошибки в двух и более разрядах, то на выходах элементов ИЛИ-НЕ 21 и 22, а также элементов НЕРАВНОЗНАЧНОСТЬ 24 и 25 - код 0. На выходах 16 и 17 блока 10 - код 0. Единичный сигнал на выходе 18 свидетельствует о том, что в ячейке за поминающего устройства отказало не менеечетырех разрядов и, следователь:ю, необходимо производить ремонт устройства.В прототипе тройные отказы исправлялись лишь в случае, когда характер отказов во всех трех или одном из них совпадал с записываемым прямым кодом, После кодирования данных в предложенном устройстве исправляются все ошибки, вызванные отказами трех разрядов ячеек памяти. Кроме того, при возникновении отказов, приводящих к некорректируемой ошибке, выдается сигнал на выход 18 о необходимости ремонта запоминающего устройства. Корректирующую способность кода - кодовое расстояние - не требуется при этом увеличивать для повышения достоверности контроля ин формации в запоминающем устройстве.Технико-экономическое преимушествопредложенного устройства заключается в "го более высокой достоверности контроля записи и считывания информации по сравнению с прототипом.(Риг. аицева о екто Л. ПилипенкоК ррПодписноекомитета СССРи открытийская наб. д. 4/5од, ул. Проектная,