Цифровой дискриминатор

(19) 01) 151)806 Е 7 ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ЭОБРЕТЕНИЯ ЕЛЬСТВУ АВТОРСКОМУ С(71) Сйециальное конбиологического прибопроизводством Институбайджанской ССР(56) 1, Авторское свиУ 591854,. кл. 6 062. Авторское свидетМф 1003069, кл. 6 06то тип),в 45и Г. С. В структорско ростроенияс та физики нсман бюро опытнымАН АзердетельствоЕ 7/00, 197елъство ССЕ 7/00, 19 1 (про.(54)(57) ЦИФРОВОЙ ДИСКРИМИНАТОР, содержащий счетчик, переключатель уровней,первый и второй блоки памяти, первый ивторой элементы сравнения, блок выдачичисла и блок управления, включающий триггер первый н второй элементы И, первыйэлемент ИЛИ, формирователи заднего фронта импульса, причем информационный входустройства соединен со счетным входом счетчика, выходы разрядов которого соединеныс первой группой входов первого элементасравнения и информационными входами блока выдачи числа, выходы которого являются выходами устройства, выходы первогоблока памяти соединены с второй группойвходов первого элемента сравнения, входразрешения записи кода устройства подклюИСАНИЕ И чен к входу первого формирователя заднего фронта импульса, выход которого подключен к первым входам первого и второго элементов И и синхронизирующему входу триггера, инверсный выход. которого соединен с вторым входом первого элемента И, выходы первого и второго элементов И подключены к входам первого элемента ИЛИ, выход которого соединен с входом разрешения выдачи блока выдачичисла и, через второй формирователь заднего фронта импульса с вхо.дом разрешения записи первого блока памяти, о т л и ч а .ю щ и й с я тем; что, с целью повышения достоверности цифрового дискриминатора за счет устранения усло.внй разночтения при формировании заданных уровней дискриминации, в него введеньг сум матор и вычитатель, первые группы входов4 которых подключены к выходам переключателя уровней, а,вторые группы входов - к выходам разрядов счетчика и первой группе входов второго элемента сравнения, вторая группа входов которого подключена к вы- .ходам второго блока. памяти, установочные входы которого соединены с выходами вычитателя, а вход разрешения записи с вы.ходом второго формирователя заднего фронта импульса, в блок управления дополни.тельно введен второй элемент ИЛИ, выход кЬторого соединен с вторым входом второго элемента И, а входы подключены к выходам первого и второго элементов сравнения,рой элементы И, элемент ИЛИ, элементИЛИ - НЕ, причем группа информационныхвходов блока соединена с входами злемен.та ИЛИ - НЕ, выход которого соединен свходом первого элемента И, выход которого соединен с входом элемента ИЛИ и свходом первого формирователя заднего фронта, выход которого является первым выхо.дом блока, первый управляющий вход бло- .ка соединен с входом первого элементаИ, второй управляющий вход блока соединен с входами формирователя переднегофронта и второго формирователя заднегофронта; выход которого соединен с входомсинхронизации триггера, входами первого ивторого элемента И, нулевой выход тригге.ра соединен с входом Второго элемента И,выход которого соединен с входом элемен.та ИЛИ; выход которого является вторымвыходом блока, выход второго элемента Иявляется третьим выходом блока, выход.формирователя переднего фронта являетсячетвертым выходом блока 12. Недостатком известного цифрового дискри. минатора является низкая функциональная надежность вследствие возможности нарушения заданных уровней дискриминации выво. димых значений, а также вывода квазипов. торяющихся (отличающихся. на единицу) зна. чений в области уровня дискриминации, что наряду с нарушением функций дискримина. тора приводит к избыточности выводимой информации.Указанные сбои в работе дискриминатора возникают, когда первый и второй счетчики дискриминатора из-за технологических разбросов параметров фиксируют различающиеся значения анализируемой величины при наличии в поступающем унитарном коде укоро-, ченного импульса, формируемого, например, при окончании тактирования временных интервалов.При этом в области значений уровней ди. скриминации, возникают ситуации, когда второй счетчик, участвующий в формировании сигнала разрешения вывода дискриминируе. мых значений, дает такое разрешение, а первый счетчик, участвующий в формировании сигнала запрета вывода повторных значений, не вводит запрет и значение анализируемой величины, зафиксированное первым Целью изобретения является повышениедостоверности цифрового дискриминатора засчет устранения условий разночтения приформировании заданных уровней дискримица.1128248Изобретение относится к области информационно-измерительной и вычислительнойтехники и может найти применение в системах регистрации и обработки случайныхсигналов,в частности может быть использо. 5вано для обработки данных, получаемых откоординато графа.Известен многоканальный цифровой дис.криминатор, содержащий блок счетчиков исследуемой величины, переключатели уровней 1 Ои блоки сравнения по числу уровней дискриминации, триггеры и блок совпадения 1.Это устройство может дискриминироватьанализируемую величину по ряду уровнейдискриминации, однако состоит из одноканальных дискриминаторов, что требует боль.шого объема оборудования.Наиболее близким к изобретению. является цифровой дискриминатор, содержащийпервый и второй счетчики, первый и второй блоки памяти, первый и второй элементы сравнения, переключатель уровней, блокуправления и блок выдачи, причем выходыразрядов первого счетчика соединены с установочными входами первого блока памяти,. первой группой входов первого элементасравнения и информационными входами бло.ка выдачи, выходы которого являются выходами устройствавыходы первого блока30памяти соединены с второй группой входовпервого элемента сравнения, выход которого соединен с первым управляющим входомблока управления, второй управляющий входкоторого является управляющим входом уст.ройства, первый и второй выходы блока уп- З 5равления соединены соответственно с управляющими входами первого блока памяти иблока выдачи, счетный вход первого счетчика соединен с информационным входом устройства и со счетным входом второго счетчика, выходы разрядов которого соединеныс группой информационных входов блокауправления, второй группой входов второгоэлемента сравнения и группой установочныхвходов второю блока памяти, инверсныевыходы разрядов которого соединены с установочными входами второго счетчика, третийи четвертый выходы блока управления соеди.иены с управляющими входами второго бло.ка памяти и второго счетчика соответственно. Выходы переключателя уровней соедине.ны с первой группой входов второго злемен. счетчиком, вьводится,та сравнения, выход которого соединен с вхо.дом установки второго счерика в нулевоесостояние, блок управления цифрового дис. 55криминатора содержит. формирователь перед.него фронта, первый и второй формировате.ли заднего фронта, триггер, первый и вто.Поставленная цель достигается тем, что в цифровой дискриминатор, содержащий счетчик, переключатель уровней, первый и второй блоки памяти, первый и второй элементы сравнения, блок выдачи числа и блок управ пения, включающий триггер, первый и второй элементы И, первый элемент ИЛИ, формиро. ватели заднегофронта импульса, причем информационный вход устройства соединен со счетным входом счетчика, выходы разрядов 10 которого соединены с первой группой входов первого элемента сравнения и информационными входами блока выдачи числа, вы. ходы которого являются выходами устройства, выходы первого блока памяти соединены 15 с второй группой входов первого элемента сравнения, вход разрешения записи кода устройства подключен к входу первого формирователя заднего фронта импульса, выход которого подключен к первым входам первого 20 и второго элементов И и синхрониэирующе.му входу триггера, инверсный выход которого соединен с вторым входом первого элемента И, выходы первого и второго элементов И подключены к входам первого эле. 25 мента ИЛИ, выход которого соединен с входом разрешения выдачи блока выдачи числа и через второй формирователь заднего фрон. та импульса с входом разрешения записи первого блока памяти, введены сумматор и вы читатель, первые группы входов которых подключены к выходам переключателя уров. ней, а вторые группы входов - к выходам разрядов счетчика и первой группе входов второго элемента сравнения, вторая группа35 входов которого подключена к выходам второго блока памяти, установочные входы ко. торого соединены с выходами вычитателя, а вход разрешения записи - с выходом второго формирователя заднего .фронта импульса, в блок управления дополнительно введен второй элемент ИЛИ, выход которого соединен с вторым входом второго элемента И, а входы подключены к выходам первого и второго элементов сравнения, 45Для отчета уровней дискриминации от первоначально поступившей анализируемой вели. чины, от значения ее, зафиксированного счетчиком, складывается (вычисляется) значение , соответствующих ближайших верхнего и ниж. 50 него уровней дискриминацйи. При этом индивидуальные параметры счетчика влияют одинаково на формирование соответствующих выводимых значений.5На фиг. 1 приведена структурная схемацифрового дискриминатора; на фиг, 2 - схе.ма блока управления. Устройство содержит информационный вход 1, счетчик 2, сумматор 3, вычитатель 4, пер вый и второй блоки 5 и 6 памяти, первый и второй элементы 7 и 8 сравнения, блок 9 управления, блок 10 выдачи числа, переключатель 11 уровней, вход 22 разрешения записи кода, выходы 13, выходы 14 и 15, одновременно являющиеся первым и третьим управляющими входами блока управления, выходы 16 - 18 блока управления.Цифровой дискриминатор работает следующим образом.В исходном состоянии в счетчик 2 и блок5 и 6 памяти записаны нули,Перед началом цикла обработки на управляющий вход 12 подается сигнал высокогоуровня и на информационный вход 1 начинает поступать унитарный код анализируемой величины, который подается на счетный входсчетчика 2, Код, преобразующийся в счетчике 2, складывается в сумматоре 3 с кодомвеличины шага уровня дискриминации, который задан переключателем 11 уровней, а ввычитателе 4 из кода, образующегося в счетчике 2, вычитается величина шага уровнядискриминации.После прекращения передачи кода анализируемой величины на вход 12 подается сигнал низкого уровня, в соответствии с которым на выходах 16 - 18 блока 9 управленияформируются сигналы соответственно отпирания блока 10 выдачи числа и записи содержимого сумматора 3 и вычитателя 4 в блоки 5 и 6 памяти.В блок 5 памяти при этом записываетсякод суммы анализируемой величины и шагауровня дискриминации, а в блок 6 памятисоответственно код разности указанных параметров, которые задают верхний и нижнийуровни ближайшего дискриминируемого значенйя,Последующие циклы обработки производятся аналогично первому, однако теперь послеподачи сигнала на управляющий вход 12 уст.ройства на выходах 16-18 блока 9 управления формируются сигналы только в томслучае, если на выходе одного из элементов7 и 8 сравнения возникает сигнал равенства.Этот сигнал формируется, когда аиализируемая величина достигает одного из двух ближайших сформированных дискриминируемыхзначений. При выполнении этого условия навыходе 13 устройства формируется кодисследуемой величины,В предлагаемом цифровом дискриминаторепутем введейия сумматора, вычитателя иновых связей устранена избыточность выда.ваемой информации и повышена достовер-.