Цифровой дискриминатор

(21) (22) (46) (72) Г.С, (7,1) бюро с оп физи (53) (56) управления и с первой группой входоввторого элемента сравнения, втораягруппа входов которого подключенак выходам переключателя уровней, авыход - к входу установки в 0 второго счетчика, выход первого элемента сравнения соединен с первым входом первого элемента И блока управления, второй вход которого подклю.чен к выходу элемента ИЛИ-НЕ, а третий - к синхронизирующему входу триггера, к выходу второго формирователязаднего фронта импульса и к первомувходу второго элемента И, второйвход которого соединен с инверснымвыходом триггера, а выход - с входом Езаписи второго регистра и с первымвходом элемента ИЛИ, второй вход котеинберг с строенититутаСР тво СС978.о СССР1981 У 59 2 У 10торого подключен к выходу первого Сэлемента.И и входу первого формирова-. теля заднего фронта импульса, выход .которого подключен к входу записи первого регистра, вход начала цикла обработки устройства соединен с входом формирователя переднего фрон та импульса, выход которого подключен к входу управления записью второго счетчика, выход элемента ИЛИ соединен с управляющим входом блока выдачи числа, о т л и ч а ю щ е е с я то их сиг- еде- носв него по длитеходные элемен- ормационныйлючен к входу о длительности ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ 3610420/24-2410.06.8307.12.84, Бюл. У 45Н.А. Нариманов, М.Н. ШВайсман и В,Ю, ИвановСпециальное конструктобиологического прибороытным производством Ински АН Азербайджанской С681.325.66(088.8)1. Авторское свидетель1854, кл. С 06 Г 7/ОО,Авторское свидетельст03069, кл. С 06 Р 7/00тотип).(54)(57) ЦИФРОВОЙ ДИСКРКЯНАТОР, содержащий первый и второй счетчики,первый и второй регистры, первый ивторой элементы сравнения, переключатель уровней, блок выдачи числа иблок управления, включающий формирователи переднего и заднего фронтовимпульса, триггер, элементы ИЛИ-НЕ,И, ИЛИ, причем счетные входы счетчиков объединены, выходы разрядов первого счетчика соединены с установленными входами первого регистра, с пер-,вой группой входов первого элементасравненияи с информационными входами блока выдачи числа, выходы которого являются выходами устройства,выходы первого регистра соединены свторой группой входов первого элемента сравнения, инверсные выходы второго регистра соединены с установочными входами второго бчетчика, выходы разрядов которого соединены сустановочными входами второго регистра, с входами элемента ИЛИ-НЕ блока м, что, с целью повышения,пом тойчивости цифрового дискрими путем запрета действия корот пульсов помехи во время счета налов унитарного кодны селектор нмпульсоти, второй триггер,ты И, ИЛИ, причем инвход устройства подкселектора импульсови синхронизирующему входу второготриггера, вход установки в О" которого соединен с выходом селектораимпульсов по длительности и с первымвходом входного элемента ИЛИ, выходкоторого подключен к счетным входамсчетчиков, а второй вход - к выходувходного элемента И, первый входкоторого соединен с прямым выходом,триггера, а второй вход - с выходомвторого формирователя заднего фронта 1128247импульса, в блок управления дополнительно введены третий формирователь заднего фронта Импульса и элемент задержки, причем вход начала цикла обработки устройства через элемент задержки соединен с входом второго формирователя заднего фронта импульса и входом третьего формирователя заднего фронта импульса, выход которого подключен к второму входу входного элемента И.Изобретение относится к областиинформационно-измерительной и вычислительной техники и может найти применение в системах регистрации иобработки случайных сигналов, в частности может быть использовано дляобработки данных, получаемых от координатографа,Известен многоканальный цифровойдискриминатор, содержащий блок счетчиков исследуемой величины, переключатели уровней и блоки сравнения почислу уровней дискриминации, триггеры и блок совпадения 1 1.Это устройство может. дискриминировать анализируемую величину по ря ду уровней дискриминации, однако состоит из одноканальных дискриминаторов, что требует большого объемаоборудования. 20Наиболее близким к изобретениюпо технической сущности является известный цифровой дискриминатор, содержащий первый и второй счетчики,первый и второй блоки памяти, первый 25и второй элементы сравнения, переключатель уровней, блок управления иблок выдачи, причем выходы разрядовпервого счетчика соединены с установочными входами первого блока памяти, 30первой группой входов первого элемента сравнения и информационными входами блока выдачи, выходы которого являются выходами устройства, выходыпервого блока памяти соединены с.второй группой входов первого элемента сравнения, выход которого соединен с первым управляющим входом блока управления, второй управляющий вход которого является управляющим входом 1устройства, первый и второй выходы блока управления соединены соответственно с управляющими .входами первого блока памяти и блока выдачи, счетный вход первого счетчика сое-. динен с информационным входом устройства и со счетным входом второго счетчика, выходы разрядов которого соединены с группой информационных входов блока управления, второй группой входов второго элемента сравне/ния и группой установочных входов второго регистра, инверсные выходы разрядов которого соединены с установочными входами второго счетчика., третий и четвертый выходы блока управления соединены с управляющими входами второго блока памяти и второго счетчика соответственно, выходы переключателя уровней соединены с первой группой входов второго элемента сравнения, вьмод которого соединен с входом установки второго счетчика в нулевое состояние, блок управления цифрового дискриминатора со- . держит формирователь переднего фронта, первый и второй формирователи заднего фронта, триггер, первый и второй элементы И, элемент ИЛИ, элемент ИЛИ-НЕ, причем группа информационных входов блока соединена с входами элемента ИЛИ-НЕ, выход кото. - рого соединен с входом первого элемента И, выход которого соединен с30 Кроме того, низкая помехоустойчивость дискриминатора проявляется в том, что при воздействии коротких импульсов помехи на.информационный вход устройства во время поступления унитарного кода происходит либо 3 1128входом элемента ИЛИ и с входом первого формирователя заднего фронта,выход которого является первым выходом блока, первый управляющийвход блока соединен с входом первогоэлемента И, второй управляющий входблока соединен с.входами формирователя переднего фронта и второго формирователя заднего фронта, вьпод которого соединен с входом синхронизации триггера, входами первого и второго элементов И, нулевой выход триггера соединен с входом второго элемента И, выход которого соединен свходом элемента ИЛИ, выход которого 15является вторым выходом блока, выходвторого элемента И является третьимвыходом блока, выход формирователяпереднего фронта является четвертымвыходом блока 1 23.20Недостатком известного цифровогодискриминатора является низкая функциональная надежность вследствиевозможности нарушения заданных уровней дискриминации выводимых значений,25а также вывода квазиповторяющихся(отличающихся на единицу) значенийв области уровня дискриминации, чтонаряду с нарушением функций дискриминатора приводит к избыточностивыводимой информации,Указанные сбои в работе дискриминатора возникают когда первый и второй счетчики дискриминаторов из-за .технологических разбросов параметров фиксируют различающиеся значе.ния анализируемой величины при наличии в поступающем унитарном коде укороченного импульса, формируемого,например, при окончании тактирования 40временных интервалов,При этом в области значений уровней дискриминации возникают ситуации,когда второй счетчик, участвующий вформировании сигнала разрешения вывода дискриминируемых значений, даеттакое разрешение, а первый счетчик,участвующий в формировании сигналазапрета вывода повторных значений,не вводит запрет и значение анализи. руемой величины, зафиксированное первым счетчиком, выводится,247 4нарушение функций дискриминатора,а 1 алогичное рассмотренным сбоям,возникающим из-за технологическихразбросов параметров счетчиков,либо при засчитывании этих импульсов помехи обеими счетчиками возникает погрешность выводимых значений,при этом может быть запрещен выводряда значений анализируемой величины, лежащих в области заданных уровней дискриминации,Целью изобретения является повышение помехоустойчивости цифровогодискриминатора путем запрета действия коротких импульсов помехи вовремя счета сигналов унитарного кода,Поставленная цель достигаетсятем, что в цифровой дискриминатор,содержащий первый и второй счетчики,первый и второй регистры, первый ивторой элементы сравнения, переключатель уровней, блок выдачи числа иблок управления, включающий формирователи переднего и заднего фронтовимпульса, триггер, элементы ИЛИ-НЕ,И, ИЛИ, причем счетные входы счетчиков объединены, выходы разрядов первого счетчика соединены с установочными входами первого регистра, с пер-вой группой входов первого элементасравнения и с информационными входамиблока выдачи числа, выходы которогоявляются выходами устройства, выходыпервого регистра соединены с второйгруппой входов первого элемента сравнения, инверсные выходы второго регистра соединены с установочнымивходами второго счетчика, выходыразрядов которого соединены с установочными входами второго регистра,с входами элемента ИЛИ-НЕ блока управления и с первой группой входоввторого элемента сравнения, втораягруппа входов которого подключена квыходам переключателя уровней, авыход - к входу установки в "О" второго счетчика, выход первого элемента сравнения соединен с первым входомпервого элемента И блока управления,второй вход которого подключен к выходу элемента ИЛИ-НЕ, а третий - ксинхронизирующему входу триггера,к выходу второго формирователя заднего фронта импульса и к первому входу,второго элемента И, второй вход которого соединен с инверсным выходомтриггера, а выход - с входом записивторого регистра и с первым входом1128247элемента ИЛИ, второй вход которого подключен к выходу первого элемента И и входу первого формирователя заднего фронта импульса, выход которого подключен к входу записи первого 5 регистра, вход начала цикла обработки устройства соединен с входом формирователя переднего фронта импульса, выход которого подключен к входу управления записью второго счетчика, выход элемента ИЛИ соединен с управляющим входом блока выдачи числа, введены селектор импульсов по длительности, второй триггер, входные элементы И, ИЛИ, причем информацион ный вход устройства подключен к входу селектора импульсов по длительности и синхронизирующему входу второго триггера, вход установки в "О" которого соединен с выходом селектора 20 импульсов по длительности и с первым входом входного элемента ИЛИ, выход которого подключен к счетным входам счетчиков, а второй вход - к выходу входного элемента И, первый вход ко торого соединен с прямым выходом триггера, а второй вход - с выходом второго Формирователя заднего фронта импульса, в блок управления дополнительно введены третий формирователь 30 заднего фронта импульса и элемент задержки, причем вход начала цикла обработки устройства через элемент задержки соединен с входом второго формирователя заднего фронта импуль- З 5 са и входом третьего формирователя заднего импульса, выход которого подключен к второму входу входного элемента И.40 Принцип действия предлагаемого устройства заключается в определении кратности анализируемой величины шагу уровней дискриминации путем деления этой величины на величину шага при условии запрета действия коротких импульсов помехи и фиксации укороченного последнего импульса унитарного кода.Для отсчета уровней дискриминации от первоначально поступившей анализируемой величины остаток от деления ее запоминается, а эатеМ вычитается из последующих значений анализируемых величин.55На фиг. 1 дана структурная схема цифрового дискрииинатора; на фиг. 2- схема блока управления. Устройство содержит информационный вход 1, первый и второй счетчики 2 и 3, первый и второй регистры 4 и 5, первый и второй элементы 6 и 7 сравнения, блок 8 управления,блок 9 выдачи числа, переключатель10 уровней, селектор 11 импульсовпо длительности, триггер 12, входнойэлемент И 13, входной элемент ИЛИ 14,выходы 15 и 16 цифрового дискриминатора, управляющий вход 17 (началацикла обработки) устройства, группавходов блока 18 управления, входблока 19 управления, первый - пятыйвыходы 20-24 блока управления, формирователь 25 переднего фронта импульса, формирователи 26-28 заднегофронта импульса, триггер 29, элемент 30 задержки, элементы И 31 и 32, элемент ИЛИ 33, элемент ИЛИ-НЕ 34.Цифровой дискриминатор работаетследующим образом,В исходном состоянии в триггер 12,счетчик 2 и регистры 4 и 5 .записанынули,Перед началом цикла обработки на управляющий вход 17 подается сигнал высокого уровня, в соответствии скоторым на выходе 23 блока 8 управления формируется сигнал разрешения записи в счетчик 3 содержимого регистра 5, а затем на информационныйвход 1 начинает поступать унитарныйкод анализируемой величины,Этот код подается на вход селектора 11 импульсов по длительности,Последний представляет собойустройство, которое пропускает навыход импульсы, длительность которых больше или равна заданной, изадерживает их на время заданной дли-тельности, а импульсы меньшей длиФтельности блокирует. Заданная длительность селектора должна быть такой, чтобы не пропус" кать на выход импульсы помехи и короткие импульсы, но достаточной для.пропускания импульсов, обеспечивающих устойчивую работу счетчиков..Одна из воэможух реализаций такого селектора содержит ждущий мульти- вибратор нижнего порогового уровня, первый и второй ждущие мультивибраторы верхнего порогового уровня, первый и второй формирователи заднего фронта импульса, первый и второй элементы И, триггер.Импульсы с выхода селектора поступают на нулевой устаноьочный входтриггера 12, на единичный установочный вход которого поступает входнаяпоследовательность импульсов унитарного кода.Таким образом, триггер 12 любымвходным импульсом устанавливается вединичное состояние, а сбрасываетсяв нулевое состояние лишь отселектированным импульсом унитарного кода.Поэтому при поступлении на входустройства импульса унитарного кода .осуществляется установка в единичное состояние триггера 12 этим импульсом, а через время, определяемоезадержкой этого импульса в селекторе 11, производится сброс триггера12 в нулевое состояние,Если во входной последовательнос. ти короткий импульс помехи расположен в паузе поступления смежных импульсов унитарного кода, то сбростриггера из единичного состояния,в которое он установлен указаннымимпульсом помехи, в нулевое состояние осуществляется последующим селектированным импульсом .унитарногокода, поскольку импульс помехи вселекторе блокируется, ЗОИмпульсы с выхода селектора 11поступают также через элемент ИЛИ 14на счетные входы счетчиков 2 и 3.Код, содержащий в счетчике 3, сравнивается элементом 7 сравнения скодом величины шага, уровня дискриминации, который задан переключателем10 уровней.При равенстве кодов на выходеэлемента 7 сравнения формируется сигрнал, устанавливающий счетчик 3 в нулевое состояние. Таким образом,счетчик 3 производит деление поступившего числа, по модулю заданногопереключателем 10 уровней. 45После прекращения передачи кодаанализируемой величины на управляющий вход 17 подается сигнал низкогоуровня, в соответствии с которымна выходе 24 блока 8 управления форМируется сигнал, который, поступаяна вход элемент И 13, производитопрос (анализ) состояния триггера .12.В зависимости от длительности последнего поступившего импульса унитарного кода триггер 12 может находиться в этот момент либо в нулевом,либо в единичном состоянии (в случае.У когда этот импульс укорочен, например, вследствие окончания тактирования временного интервала).Поскольку такой укороченный импульс блокирован селектором 11 и не засчитан счетчиками 2 и 3 устройства, имеет место погрешность в значении анализируемой величины.Для устранения этого в случае, если триггер 12 находится в единичном состоянии, на выходе элемента И 13 формируется дополнительный импульс, которь:й, поступая через элемент ИЛИ 14 на счетные входы счетчиков 2 и 3, увеличивает содержимое последних на единицу.Далее через время, определяемое элементом 30 задержки блока 8 управления, на выходах 20-22 блока 8 управления формируются сигналы соответственно записи кода анализируемой величины в первый регистр 4 отпирания блока 9 выдачи числа и записи . остатка от деления в регистр 5,Последующие циклы обработки.производятся аналогично первому, однако теперь после подачи сигнала на управляющий вход 17 устройства на выходах 20 и 21 блока 8 управления формируются сигналы только в том случае, если на выходе элемента 6 равнения - сигнал неравенства, т.е. овое значение анализируемой величиы не равно предыдущему (условие еобходимо для устранения избыточности выдаваемой информации), и если на выходе счетчика "0", т.е; анализируемая величина достигает одного из уровней дискриминации.При выполнении этих условий на выходе 16 устройства формируется код исследуемой величины, а во время поступления унитарного кода анализируемой величины на выходе 15 устройства формируются сигналы при достижении анализируемой величиной очередного уровня дискриминации,Сигналы на выходе 22 блока 8управления во втором и всех последующих циклах обработки не формируются,так как триггер 29 блока 8 управления установлен в единичное состояние. Поэтому в регистре 5 сохранится результат деления первого посту-.пившего на -информационный вход 1числа по модулю числа, заданного переключателем 10 уровней,Введение в предлагаемый цифровой дискриминатор селектора импульсов по длительности, триггера входного элемента И, входного элемента ИЛИ и новых связей позволяет повысить его по мехоустойчивость путем запрета действия коротких импульсов помехи и фиксации укороченного последнего импульса унитарного кода.При этом исключается возможность появления ситуаций нарушения заданных уровней дискриминации выводимых .значений и вывода квазиловторяющихся значений.1128247 Составитель Е. ИвановаРедактор А. Горатилло Техред И.Асталош ксимишин орректор 2/36 ВНИИПИ Тираж 698осударственного комитета СССРлам изобретений и открытийква, Ж, Раушская наб., д. 4г Подписно ка 3035, И Филиал