Импульсный частотно-фазовый детектор

СОЮЗ СОВЕТСКИХйС,ИГЛЮВНЕСНИПРЕСПУБЛИК 03 3 13/00 ОПИСАНИЕ ИЗОБРЕТК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ(56) 1. Авторское свидетельство СССР 9985929, кл. Н 03 3 13/00, 08.10.80.2. Авторское свидетельство СССР по заявке 11059662,3483051/18-09, кл. Н 03 3 13/00, 17.08.82 (прототип). (54)(57) ИМПУЛЬСНЫЙ ЧАСТОТНО-ФАЗОВЫЙ ДЕТЕКТОР, содержащий первый, второй, третий и четвертый П -триггеры, два блока задержки, входы каждого иэ которых соединены соответственно с , входами синхронизации. первого и второго 2 -триггеров, два элемента ИЛИ и интегратор, выход которого является выходом импульсного частотно-Аазового детектора, причем инверсные выходы первого.и второго . 2 -триггеров сое 801124424 А динены соответственно с 2 "входамивторого и первого 3 -триггеров, авходы синхронизации первого и второго2-тиггеров соединены с источникамивходных сигналов и подключены соот- .ветственно к К -входам второго и первого Р -триггеров, о т л и ч а ющ и й с я тем, что, с целью упрощения входы интегратора соединены свыходами элементов ИЛИ, первые входыкоторых соединены соответственнос прямыми выходами третьего и четвертого 0 -триггеров, а вторые входы соединены соответственно сЗ -входамитретьего и четвертого 2 -триггеров,входы синхронизации которых соединенысоответственно с выходами первогои второго блоков задержки, при этомпрямой выход первого Р -триггера соединен сР -входом третьего Э триггера, а прямой выход второго В триггера соединен с Р -входом че вертого Э -триггера.Изобретение относится к радиотехнике и может использоваться в быстродействующих схемах Аазовой авто- подстройки частоты с малым уровнем частот, кратных частоте следования.Известен импульсный частотно-Аазовый детектор, содержащий два 3 триггера и интегратор, входы которого соединены соответственно с прямым выходом первого 3 -триггера и инверс.10 ным выходом второго 3 -триггера, а выход интегратора является выходом устройства, при этом входы синхронизации каждого из 2 -триггера являются входами устройства и соединены 15 1 м соответственно с входом установки в ноль другого 3 -триггера, инверс- ный выход первого 2 -триггера соединен с инАормационным 3 -входом второго 2 -триггера, а инверсный20 выход второго П -триггера - с инАормационным О -входом первого 2 триггера 11.Однако известный импульсный частотно-Аазовый детектор имеет низкое 25 быстродействие, обусловленное импульсной подстройкой частоты и Аазы при любом сдвиге Ааз между опорной и подстраиваемой частотами.Наиболее близким техническим ре- ЗО шением к предложенному является импульсный частотно-Фазовый детектор, содержащий первый, второй, третий и четвертый О -триггеры, два блока задержки входы каждого из которых 35 соединены соответственно с входами синхронизации первого и второго 3 триггеров, два элемента ИЛИ и интегратор, выход которого является выходом импульсного частотно-Аазового детектора, причем инверсные выходы первого и второго Р -триггеров соединены соответственно с 3 -входами второго и первого 0 -триггеров, а входы синхронизации первого и вто рого Э -триггеров соединены с источниками входных сигналов и подключены соответственно к 1 -входам второго и первого О -триггеров, третий и четвертый 0 -триггеры входят в состав двух дополнительных каналов Обработки, включенных между выходами элементов ИЛИ и входами интегратора ЦОднако известный импульсный частотно-Аазовый детектор имеет довольно, 55 сложную схему.Цель изобретения - упрощение импульсного частотно-Аазового детектора. Поставленная цель достигается тем, что в импульсном частотно-фазовом детекторе, содержащем первый, второй, третий и четвертый 2 -триггеры, два блока задержки, входы каждого из которых соединены соответственно с входами синхронизации первого и второго 0 -триггеров, два элемента ИЛИ и интегратор, выход которого является выходом импульсного частотно-Аазового детектора, причем инверсные выходы первого и второго 2 триггеров соединены соответственно с 3 -входами второго и первого П триггеров, а входы синхронизации первого и второго 0 -триггеров соединены с источниками входных сигналов и подключены соответственно к-входам второго и первого 2 триггеров, входы интегратора соединены с выходами элементов ИЛИ, первые входы которых соединены соответственно с прямыми выходами тре-, тьего и четвертого Б -триггеров, а вторые входы соединены соответственно с 3 -входами третьего и четвертого 2 -триггеров, входы синхронизации которых соединены соответственно с выходами первого и второго блоков задержки, при этом прямой выход первого 2 -триггера соединен с Ю -входом третьего З -триггера, а прямой выход второго О -триггера соединен с 3 -входом четвертого3-триггера,На Фиг.1 приведена структурнаяэлектрическая схема предложенногоимпульсного частотно-Аазового детектора; на фиг.2 - эпюры напряжений, поясняющие его работу.Импульсный частотно-Аазовый детектор содержит первый -четвертыйВ "триггеры. 1-4, два блока 5 и 6 задержки, два элемента ИЛИ 7 и Я, интегратор 9 источники 10 и 11 входных сигналов,Импульсный частотно-фазовый детектор работает следующим образом.С источника 10 поступает, например, частота Г (Лиг,2 а), с источника 11 - частота Го (Аиг,26), Я исходном состоянии на выходах З -триг.герон 1-4 и выходах элементов ИЛИ 7и 8 присутствует напряжение логического нуля. Пусть частота " опережает по фазе частоту 0, тогда Аронтом первого импульса частоты Г,Этриггер 1 переключается в состояние1124426 4улду Р и 1 больше -2то 2гш логической единицы, и на выходе элемента ИЛИ 7 появляется также уровень логической единицы, причем если рарность Лаз между Г, и Го больше лл л- 2 ц где ь - время задержки в блоке 5 задержки, а Т - период опорной частоты, то 1) -триггер 3 также переключается в состояние логической единицы, в котором находится до тех пор, пока разность Лаз между Г, и Голбольше ,2 При этом на выходет.элемента ИЛИ 7 также присутствует напряжение логической единицы, пока ь - 2" (Фиг,2 в). При ЬЧ с-".г".15То То импульсы частоты Г 1 переключают в единичное состояние только О триггер 1, а импульсы частоты в нулевое состояние, при этом З - 20 триггер 3 остается в нулевом состоянии, и на выходе элемента ИЛИ 7 появляются импульсы, длительность которых пропорциональна Аазовой разности частот Р, и Г ., Причем пока 25 частота г 1Г либо при опережении по Лазе частоты 1 при Г - ор на выходе элемента ИЛИ 8 поддерживается уровень логического нуля, поскольку 3 -триггеры 2 и 4 находятся в состоянии логического нуля. Напряжение на выходе элемента ИПИ 7 интегрируется в интеграторе 9 (Лиг.2 г),напряжение на выходе интегратора 9 увелИчивается. до тех пор, пока не наступит синАазный режим, при этом на выходах элементов ИЛИ 7 и 8 присутствует напряжение логического нуля. Эти сигналы удерживают интегратор 9 в- закрытом состоянии, при котором напряжение на выходе остается постоянным и пуль- сации напряжения отсутствуют.Пусть теперь частота Г, (Лиг.2 д). отстает по Лазе от частоты Г 45 (Фиг.2 е), тогда фронтом первого импульса частоты о 2 -триггер 2 переключается в состояние логической единицы, и на выходе элемента ИЛИ Я .появляется также уровень логической 5 О единицы, причем если разность Лаз триггер 4 также переключается в состояние логической единицы, в котором находится до тех пор, пока разл ность фен мешду Г н Го большеЬ На выходе элемента ИЛИ 8 также присутствует напряжение логической едилницы (Лиг.2 ж). При вс в " 2 лн иш 1 о пульсы частоты Го переключают.в еди" ничное состояние только Р -триггер 2, а импульсы частоты Г в нуле-. вое состояние, при этом 2 -триггер 14 остается в нулевом состоянии, и на выходе элемента ИЛИ 8 появляются импульсы, длительность которых пропорциональна Аазовой разности частот Г, и Г . Причем пока Г 1 еГ либо при опережении по Лазе частоты Го при Р, Г на выходе элемента7ИЛИ 7 поддерживается уровень логического нуля, поскольку 3 -триггеры 1 и 3 находятся в состоянии логического нуля. Напряжение на выходе элемента ИЛИ Я поступает на другой вход интегратора 9, при этом напряжение на выходе интегратора 9 уменьшается (Ьиг.2 з) до тех пор, пока не наступит син 4 азный режим. По сравнению с базовым объектом предлагаемый импульсньг) частотно- Фазовый детектор имеет большее быстродействие, поскольку на выходе одного из элементов ИЛИ в зависимости от знака разности частот или Фаз поддержйвается уровень логической единицы все время, пока щ 4-" 2 М и выходное напряжение быстрее достигает уровня, при котором наступает режим синхронизации, В результате значительного упрощения схемы предложенный импульсный частотно-фазовый детектор по сравнению с прототипом при одинаковом быстродействии имеет более низкую себестоимость.1124424 Составивская Техред ктор Л. свое 4"П акав 8297/44 ВНИИПИ Госуда по делам из13035, Москваь И. ГрабилинМаточка .Корректор Г. Решетник Тираж 861 Птвенного комитета СССРретений и открытийЖ, Раушская наб., д. 4/5 т", г. Ужгород, ул. Проек