Устройство для формирования цифровых последовательностей

Номер патента: 1034040

Автор: Сергеев

ZIP архив

Текст

СОЮЗ СОВЕТСНИХСОЦИАЛ ИСТИЧЕСНИХРЕСПУБЛИН 09) 0 А Е 11 00 ГОСУДАРСТВЕННЫ ПО ДЕЛАМ ИЗОБ Й КОМИТЕТ СС ЕТЕНИЙ И ОТНРЬ ОПИСАН Н АВТОРСКО ИЕ ИЗОБРЕТ ВИДЕТЕЛЬСТВУ р" о- такдР(71) Институт электронных управляющих машин(56 ) 1. Авторское свидетельство СССРР 618742, кл. 606 Р 11/22, 1978,2. Патент США Р 4174805,кл, 235/302, 1979 (прототип).(54.)(57 ) 1. УСТРОЙСТВО ДЛЯ ФОРМИРО.ВАНИЯ ЦИФРОВЫХ ПОСЛЕДОВАТЕЛБНОСТЕЙс.содержащее выходной регистр, выходыкоторого являются выходами устройства, блок памяти, счетчик, тактовыйгенератор и .блок ввода, выходы которого соединены с первым информацион-,ным.входом выаодного регистра, с.информационным входом счетчика, а информационным входом блока памяти и.входом запуска тактового генератора,выход которого соединен с тактовымвходом счетчика и выходного регистра, .о т л и ч а ю щ е е с я тем,что, с целью повышения быстродейст-вия устройства, в него введены, блоксумматоров по модулю два, блок анализа переносов, шИфратор адреса, блоксравнения .н управляющий регистр, причем выход блока сумматоров по модулюдва соединен с вторым информационйым входом выходного регистра первый вход блока сумматоров по модулю два связан с выходом выходного регистра, второй вход: блона сумматоров о мбдулю два - с выходом блока памяти входы управляющего регистра подключены к выходам блока ввода, выходы управляющего регистра соединены спе вой группой входов блока сравнение, выходы счетчика соединены с входами блока анализа переносов, выходы кото рого. соединены с входамй шифратора адреса, выходы которого. - с адресными входами блока памяти и второй группой входов блока сравнения, выход блока сравнения связан с входом бл ка .ввода и первым входом останова тового генератора, второй вход оста-нова которого.связан с входом оста- нова устройства.2. Устройство по п.1, о т л ич а ю щ е е с я тем, что в нем блок анализа переносов содержит и элемен-. тов НЕ и и элементов И-НЕ, выход каждого из которых является выходом ) -го разряда блока, причем. входы 1 -го. элемента И-НЕ соединены с .выход :ми 1-го и всех предыдущих разрядов счетчика, а один дополнительный вход каждого элемента И-НЕ .кроме последнего соединен Через элемент НЕ с эхо :дом блока.Изобретение относится к вычислительной технике, и в частности к гене; раторам тестовых последовательностей для проверки цифровых объектов. Оно может быть использовано для функциенального контроля процессоров, контролеров, запоминающих устройств и других блоков и узлов ЗВМ при их производстве и техническом обслуживании,Известно устройство для тестового контроля цифровых узлов цифровой вычислительной машины 1 ЦВИ), содержащее блок памяти, блок ввода, регистр тестов, регистр управления, дешифраторы, переключатели, блок опор" ного напряжения, схемы сравнения, 15 формирователи и индикаторы 13Недостатком такого устройства является невысокое быстродействие. 10 Наиболее близким по технической2 О сущности и достигаемому результату к предлагаемому является цифровой театер, содержащий блок ввода, блок вывода, блок памяти, регистры, узел управления и генератор импульсов 2. 25Недостатком этого устройства является низкое быстродействие.Цель изобретения - повышение быстродействия устройства. ЗО Поставленная цель достигается тем, что в устройствоформирования цифровых последовательностей, содержащее выходной регистр, выходы которого являются выходами устройства, блок памяти, счетчик, тактовый гене- З 5 ратор и блок ввода выходы которого соединены с первым информационным входом выходного регистра с информационным входом счетчика, информационным входом блока памяти и входом эа" 4 О пуска тактового генератора, выход которого соединен с тактовым, входом счетчика и выходного регистра, введены блок сумматоров по модулю два, . .блок анализа переносов, шифратор адреса, блок сравнения и управляющий регистр, причем выход блока сумматоров по модулю два соединен со вторым информационным входом выходного регистра, первый вход блока сумматоров по модулю два связан с выходом выходного регистра, второй вход блока сумматоров по модулю два - с выходом блока памяти, входы управляющего регистра подключены к выходам блока ввода, выходы уйравляющего регистра соединены с первой группой входдэ блока сравнения, выходы счетчика соединены с входами блока анализа перено-. сов, выходы которого соединеща с входами шифратора адреса, выходы которо 60 го - с адресными входами блока памяти и второй группой входов блока сравнения, выход блока аравнанил связан с входом блока ввода и первым входом останова тактового генератора, вто рой вход останова которого связанс входом-останова устройства.Блок анализа переносов содержит Иэлементов НЕ и П элементов И-НЕ,выход каждого иэ которых являетсявыходом 1 -го разряда блока, причемвходы-го элемента И-НЕ соединеныс выходами-го и всех предыдущихразрядов счетчика, а один дополнительный вход каждого элеме.нта И-НЕ,кроме последнего, соединен через элемент НЕ с входом блока,На фиг,1 приведена структурнаясхема предлагаемого устройства, нафиг.2 - принципиальная схема блокаанализа переносов.Устройство содержитфиг.1) выход.ной регистр 1, выход 2 устройства,блок 3 сумматоров по модулю два,блок 4 памяти, счетчик 5, блок б анализа переносов, шифратор 7 адреса,управляющий регистр 8, блок 9 сравнения, тактовый генератор 10, блок 11ввода, вход 12 внешнего останова генератора 10На фиг.2 приведен пример построения блока б анализа переносов, для,случая, когда используется четырехразрядный счетчик 5,Блок б анализа переносов содержит,элементы И-НЕ 13-16, элементы НЕ 17-19.Блок 11 ввода в простейшем вариантесодержит набор переключателей, связанных со входами регистров 1,8 блока4 памяти, счетчика 5 и генератора 10,с помощью которых обеспечивается ручной ввод исходных данных. В другихвариантах построения этот блок можетсодержать устройства считывания данных с машинных носителей или ЗУ,Устройство работает следующимобразом.От блока 11 ввода в выходной регистр 1 вводится начальное состояние,в блок 4 памяти - константы, определяющие конкретные разряды регистра 1,на которых организуется счет для данного объекта контроля, в управляющийрегистр 8 - информация, указывающаячисло этих разрядов,( а следовательно,и длину формируемой последовательности, в счетчик 5 - исходное состояниенуль. Ввод данных заканчивается запуском тактового генератора 10, после чего в заданных разрядах регистра1 начинает вырабатываться последовательность двоичных чисел, причем сприходом каждого тактового импульсаот генератора 10 образуется новоечисло. Сам процесс счета на заданных разрядах регистра 1 представляет собой последовательность операций суммирования по модулю двав блоке 3) текущего состояния регистра 1 с константами, выбираемыми из блока 4 памяти.Известно, что образование очеред-, ного числа в двоичном счетчике, на единицу большего чем предыдущее, можно представить как инвертирование всех младших разрядов исходного числа до первого разряда, содержащего нуль, включительно, с сохранением прежнего значения всех последующих разрядов,Поэтому, если определен первый разряд, содержащий нуль, очередное число можно получить поразрядным сло жением по модулю два содержимого счетчика с константой, у которой во всех младших разрядах содержатся единицы, а во всех остальных - нули.Поскольку при таком способе счета 15 для получения нового числа не требуется межразрядного распространения единицы переноса и используются только параллельные поразрядные операции, расположение любого из разрядов счетчика в регистре 1 может быть произвольным и задается только расположением единиц в константах, хранимых в блоке 4.Определение требуемой в каждом так те счета константы обеспечивается с помощью счетчика 5, блока б анализа переносов и шифратора 7. адреса. Счетчик 5 является моделью для счетчиков, организуемых в регистре 1, на которой определяется номер разряда, в котором должен заканчиваться пере нос при прибавлении единицы в очеред- ном такте, а следовательно, и требуемая в этом такте константа.Блок б анализа переносов анализирует текущее состояние счетчика 5 и определяет в нем первый (считая от самого младшего разряда) разряд, содержащий нуль. В схеме блока б фиг,2) нулю в младшем (нулевом)раз . ряде соответствуют все единицы на выходах элементов И-НЕ 13-16, нулю в первом, втором или третьем разрядах- нуль на выходе соответственно одного из элементов И-НЕ 13,14 или 15, всем 45 единицам в счетчике соответствует нуль на выходе И-НЕ 1 б.Шифратор 7 адреса преобразует состояние выходов блока б в неизбыточный двоичный код, На выходах шифрато. 5 О ра 7 образуется представленный в этом коде номер первого разряда счетчика .5, содержащего нуль.Этот номер. поступает в блок 4 памяти в качестве адреса константы,используемой. для получения новогосостояния счетчика, организуемого назаданных разрядах выходного регистра1. Блок 4 производит чтение константы, которая затем. суммируется помодулю два с текущим состоянием регистра 1. По переднему фронту тактового импульса от генератора 10.резуль-,тат суммирования записывается в регистр 1. По заднему фронту того жеимпульса содержимое счетчика 5 увели-чивается на единицу, подготазливаятем самым начало нового такта Формирования последовательности,управляющий регистр 8 вместе с блоком 9 сравнения позволяют задаватьразрядность счетчиков, организуемыхв регистре 1, Для этого перед началомработы в регисгр 8 засылается числоуказывающее максимальный адрес константы в блоке 4, которое блок 9сравнивает в каждом такте с адресомна выходе шифратора 7При обнаружении равенства, что соответствует переносу из указанного регистром 8 разряда счетчика 5, сигнал с выхода.блока 9 останавливает тактовый генератор 10 и Формирование последовательности заканчивается. Предложенное устройство позволяет формировать не только рассмотренные последовательности возрастающих на единицу двоичных чисел. Если исходное состояние разрядов регистра 1, на которых организуется счетчик, равно всем единицам, то на этих. разрядах с использованием тех же самых констант генерируется последовательность чисел, убывающих на единицу. Если вместо указанных ранее констант используются 0001,0010;0100,1000, то на выбранных разрядах регистра 1 организуется счетчик Грея. Наконец, на разных разрядах регистра 1 можно образовать несколько параллельно работающих счетчиков, причем возможно сочетание счетчиков суммирующих, вычитающих и счетчиков Грея.1034040 актор Е. Лушникова Тираж 706 Подписдарственного комитета СССРм иэобретений и открытий.ва, Ж, Раушская наб., д, 4/54 а филиал ППП "Патент", г. Ужгород, ул. Проектная акаэ 5627/52 ВНИИПИ Гос по дела 113035, Мос

Смотреть

Заявка

3398617, 16.02.1982

ИНСТИТУТ ЭЛЕКТРОННЫХ УПРАВЛЯЮЩИХ МАШИН

СЕРГЕЕВ БОРИС ГЕОРГИЕВИЧ

МПК / Метки

МПК: G06F 11/14

Метки: последовательностей, формирования, цифровых

Опубликовано: 07.08.1983

Код ссылки

<a href="https://patents.su/4-1034040-ustrojjstvo-dlya-formirovaniya-cifrovykh-posledovatelnostejj.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для формирования цифровых последовательностей</a>

Похожие патенты