Устройство для тестового контроля цифровых узлов

СОЮЗ СОВЕТСНИХКОВНПОПНЕПа ИРЕСПУБЛИН 8063 А(51) о 01 В 31 ПИСАНИ ЕТЕНЯ ИЗОБИДЕТЕЛЬ ВТОРСК Эаай Феей ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ 21) 3371 И 7/18-2422) 25 12. 81(56.) 1. Авторское свидетельствоУ 390526,;кл. 601 Г 11/22, 1971.2. Авторское свидетельство СССйф 598082, кл. 606 Г 11/22, 1975(5 Ь)(57) УСТГойСТВО ДЛЯ ТЕСТОВОГОКОНТРОЛЯ ЦИФРОВЫХ УЗЛОВ, содержащееблок. индикации, блок делителей на"пряжения, соединенный первым выходомс выходом устройства, вторым выходомс общей шиной устройства, входами -.непосредственно с соответствующими выводами контролируемого цифровогоузла.и с соответствующими входамиблока равенства, через нормальноразомкнутые контакты реле - с выходами генератора тестов, блок управления,соединенный первыми выходами с С-входами соответствующих у-триггеров,-входы которых соединены с входомустройства, а выходы через соответствующие усилители с обмотками реле,о т л и ч а ю щ е е с я тем, что, а целью расширения области примененияустройства, в него введены генератортактовых импульсов, К 5-триггер, распределитель импульсов, сигнатурныйанализатор, индикатор сигнату икоммутатор, соединенный выходом черезпороговый блок с З-входами В.триггеров, с информационным входом сигнатурного анализатора и с первым входом блока индикации, первыми входамис соответствующими выводами контролируемого цифрового узла, вторыми входами - с соответствующими первымивходами блока управления и с вторымивходами блока индикации, соединенноготретьим входом с 9-выходом Р 5-триггера, первый вход которого соединен содним из выходов распределителя ймпульсов, второй вход - с входом устройства, с установочным входом сигна"турного анализатора и с первым входомраспределителя импульсов, второйвход которого соединен с выходом,генератора тактовых импульсов и свторым входом блока управления,соединенного третьим входом с Ц -выходом Ю-триггера, вторым выходомс синхронизирующим входом сигнатурного анализатора, соединенного выхо"дами с входами индикатооа сигнатур.10Изобретение относится к автомати ке и вычислительной технике и может быть использовано в системе контроля, обеспечивая расширение Функциональ" ных возможностей аппаратуры контроля,Известно устройство тестового контроля цифровых узлов Э 8 И, содержа" щее блок памяти,.регистр тестов, формирователи выходных и входных сигналов, коммутатор, блок сравнения 11,Недостатком данного устройства является то, что входы и выходы контролируемых цифровых узлов коммутируются оператором с помощью индивидуальных таблиц, что значительно снижает быстродействие аппаратуры тестового контроля.Наиболее близким к изобретениюявляется устройство, содержащее блокпамяти, регистр тестов, элементы срав.нения, блок управления и блокираспознавания входов и выходов, состоящие из делителя, напряжения ипоследовательно включенных узла диф.ференцирования, триггера, усилителяи реле 1.2 1,Недостатком известного устройства является ограниченная областьприменения. Различные серии микросхем отличающиеся друг от другакоэффициентами разветвления, а следовательно и выходными сопротивлениями, не позволяют проверять цифровыеузлы без перестройки делителейнапряжения, установленных на всехвходах и выходах. Перестройка делителей требует экспериментальной подстройки потенциометра с целью получе"ния необходимой амплитуды импульса.Эта операция для подготовки к контролю цифрового узла с числом каналов70-90 занимает примерно. 1,5 ч. Этоусловие значительно снижает эксплуата"ционные характеристики устройства, аесли не прибегать к перестройке целителей, то ограничивает класс контролируемых цифровых узлов до использования в них одной серии элементов,Без перестройки делителей напряжениянеизбежно будут возникать ошибкипри распознавании входов и выходов.Ь,Цель изобретения - расширениеобпасти применения устройства.Поставленная цель достигаетсятам, что в устройство для тестовогоконтроля цифровых узлов, содержащееблок индикации, блок делителей напряжения, соединенный первым выходом.с выходом устройства, вторым выходом806,5с общей шиной устройства, входами- непосредственно с соответствующими выводачи контролируемого цифрового узла и с соответствующими входами блока равенства, через нормально разомкнутые контакты реле - с выходами генератора тестов, блок управле. ния, соединенный первыми выходамис С-входами соответствующих З-триггеров, Л-входы которых соединены свходом устройства, а выходы через соответствующие усилители " с обмот ками реле, введены генератор тактовых импульсов, йб-триггер, распреде" 15 литель импульсов, сигнатурный ана"лизатор, индикатор сигнатур и коммутатор, соединенный выходом через пороговый блок с О-входами О-триггеров, с информационным входом сигнатурного анализатора и с первым входом блока индикации, первыми входами - с соответствующими вывода" ми контролируемого цифрового узла,вторыми входами - с соответствующи 25 ми первыми входами блока управления и с вторыми входами блока индикации,соединенного третьим входом с Я-выхо.дом йб-триггера, первый вход которо"го соединен с одним из выходов распределителя импульсов, второй вход с входом устройства, с установочным входом сигнатурного. анализатора и с .первым входом распределителя импуль. сов, второй вход которого соединенс выходом генератора тактовых импуль. 35 40 сов и со вторым входом блока управления, соединенного третьим входомс 0-выходом й 5-триггера, вторым выходом - с синхронизирующим входомсигнатурного анализатора, соединенного выходами с входами индикаторасигнатур. На чертеже приведена блок-схемаустройства,45Устройство для контроля цифрового узла 1 содержит блок делителей,напряжения 2, блок равенства 3, генератор тестов 4, индикатор сигна 5 О тур 5, коммутатор б, сумматор по модулю два 7, регистр сдвига 8, блокиндикации 9, блок управления О,пороговый. блок 11, О-триггеры 12,усилители 13, обмотки реле 14, кон55 такты реле 14 , распределитель импульсов 15, генератор тактовых импульсов 16, йЬ-триггер 17, вход ( шину) 18, выход 19, сигнатурный анализатор 20.входах и потенциал входов беэ подклю. чения к ним входных воздействий примерно равный 1,5 В,.При поступлении команды нУстановка исходного состояния" по шине 18 происходит обнуление распределителя импульсов 15, триггеров 12 и 17 ирегистра сдвига 8, .При этом коммутационные реле 1 Й находятся в выключенном состоянии, что соответствуеткоммутации всех каналов цифрового узла 1 выходами, Выход триггера 17 Я, установлен в единичное состояние, чем обеспечивает разрешающий потенциал на управляющем входе блока уп" равления 10.Импульсы тактового генератора 16 поступают на распределитель 15 и чеоез блок управления 10 - на вход "Сдвиг" регистра 8. На выходах распределителя 15 последовательно появляются единичные потенциалы, правпялящие соответствующими ключами ком:. мутатора логических уровней 6, ко- . торый последовательно транслирует потенциалы, присутствующие на каналах цифрового узла 1, на вход порогового блока 11. На выходе порогового блока появляется единичный уровень при наличии на его входе уровня 1,5 В, что соотвеа:твует входному кана" лу цифрового узла 1 В случае когда на входе порогового блока 11 присутствует потенциал Ъ 2,1 г В илиО,М В, на его выходе появляется нулевой уровень, что соответствует выходному каналу цифрового.уз" ла 1. Указанные уровни входных и выходных потенциалов присущи следующим сериям микросхем: 106, 109 130 133 134 136 530 у 533 и дреЕдиничные и нулевые сигналы, появляющиеся на выходе порогового бло ка, записываются в О-триггеры 12 и хранятся до окончания тестирования цифрового узла 1, Запись осуществляется с помощью импульсов синхронизации, поступающих на входы С триггеров 12Каждый импульс синхронизации поступает на соответствующий О-триггер с блока 10 управления в момент опроса соответствующего канала цифрового узла 1. С помощью усилителей 13 включаются реле 14 в тех каналах, которые являются входамн цифрового узла 1, под,ключая тем самым выходы генератора тестов М ко входам контролируемого узла 1, Последовательность еди 3 1018063 фВысокоомный делитель напряжения2 представляет собой пару резисторов,в каждом канале подключенных междуплюсом источника питания (Е) и кор"пусом, Средняя точка делителя соединена со входом или выходом контролируемого цифрового узла 1, В том случае, когда делитель 2 подключен квходу цифрового узла 1, он обеспечи-.вает на нем уровень напряжения, равный 1,5 В. Когда делитель подключенк выходу, то уровень выходного сигнала не изменяется и соответствуетнормированному значению логической"1" или логического "0", Делитель 2 Иобеспечивает восстановление уровня,открытого входа до значения 1,5 В:в том случае, когда открытому входу"навязан" низкий потенциал эа счетналичия логического нуля на одном иэвходов многоэмиттерного транзистора, входящего в состав интегральных микросхемГенератор тестов 4представляет собой программируемоепостоянное запоминающее устройство уили аппаратурнореализованный ге"нератор псевдослучайных последовательностей, Коммутатор логическихуровней 6 представляет собой рядэлектронных .пючей, последовательно опрашивающих с,помощью распределителя импульсов все каналы цифрово".го узла 1. Я-выход триггера 17 подключен к управляющему входу блокаиндикации 9 а Ю-выход того же тригФ35гера соединен с блоком управления 10,Пороговый блока 11:состоит, например, из двух дифференциальных усилителей серии 10 УД 1, входы кото"рых подключены к источникам опорно"го напряжения, соответствующим допустимым уровням логических сигналов"1" и ".б", Блок управления 10 пред"ставляет собой ряд вентилей с общимвходом для управления, Блок индика"ции 9 состоит из ряда вентилей сдвумя общими входами управления, усилителей индикации и индикаторов логического уровня в каждом канале.Устройство работает следующим образци,Принцип действия устройства основан на потенциальной различимостивходов и выходов интегральных микросхем с транзистор=транзисторной логикой (ТТЛ), Характерной особенностьютаких схем является то, что выходысхемы всегда имеют потенциал ъ 2,.4 Вили0;1 независимо от сигналов на"Патент", г. Ужгород, ул. Проектная, 4 лиа 5ниц и нулей с выхода порогового блока 1 поступает на вход сумматора 7 и, суммируясь со значениями сигналов, поступающих с последнего и одного из промежуточных разрядов регистра 8, поступает на его информационный вход, После опроса и коммутации всех каналов цифрового узла 1 в регистре 8 формируется сигнатура (двоичное число),. однозначно отображающая на индикаторе 5 коммутацию входов и выходов данного цифрового узла, что позволяет проконтролировать правильность установки его входов-выходов, Разрядность регистра 8 может быть значительно меньше числа каналов контролируемого узла 1, однако потери информации в регистре 8 не происходит так как он охвачен обратной связью,После опроса всех каналов цифрового узла импульс с последнего разряда распределителя 15 устанавлива" 1018063: 6ет выход О триггера 17 в сдиничное,а Я - в нулевое сосгояние, тем самым прекращается поступление импульсов синхронизации на входы О-триг"з геров 12 и поступает разрешение наблок индикации 9 логических уровней.Таким образом, состояния 0-триггеров 12 остаются неизменными в процессе тестирования, а коммутатор логи 1 О ческих уровней 6, пороговый блок11, распределитель импульсов 15 иблок индикации 9 выполняют функциюизмерителя логических уровней, вырабатываемых контролируемым цифро 15 вым узлом 1 и генератором тестов 4.Таким образом, введение блоковЬ,. 11 и 17 позволяет осуществлятьоперативную перестройку устройствана контроль новых типов цифровых узо лов, т,е, практически обеспечитьрасширение их номенклатуры и расширение области применения устройства.