Квадратор

СНИХсщалюичвпнии 801010620 СПУБЛИН 6 Р 7/552 Й ОПИСАНИЕ ИЗОБРЕ Тв Н АВТОРСКОМ ОСУДАРСТВЕННЫЙ НОМИТЕТ ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТН,(56) 1.Авторское свидетельство СССРф 780005 к клф С 06 Р 7/38 1980 е2. Авторское свидетельство СССРВ 475619, кл. 0 06 Р 7/38, 1975(54) (57) КВАДРАТОР, содержащий первый счетчик, 2 п-разрядный накопитель и группу элементов И, о т л и ч а ющ и й с я тем, что, с целью повышения быстродействия, в него введены второй счетчик, две схемы сравнения, вторая и третья группы элементов И, триггер, элемент 2 И-ИЛИ, элемент ИЛИ и Пять элементов И, выходы элементов И первой, второй и третьей групп соединены соответственно с (я," и+1 )а(и+2) с и (Ц +2) и с (в. +1) 2 входами накопителя, (й+1)-й вход накопителя соединен с выходом элемента 2 И-ИЛИ, Выходы первого счетчика соединены с информационными входами элементов И первой группы и с первой группой входов первой схемы сравнения, вторая группа входов которой соединена с и 1 входами старших разрядов кода аргумента квадратора, выход первой схемы сравнения соедйнен с первыми входами первого, второго и третьего .элементов И, тактовый вход накопителя, первый вход четвертого элемента И соединены с тактовым входом квадратора, третий вход, третьего элемента И соединен с первым входом пятого элемента И, с вторым входом четвертого элемента И и с выходом второй схема сравнения, первая группа входов которой соединена с ий входами младших разрядов кода аргумента квадратора, а вторая группа входов соединена с инФормационньвщ входами элементов И второй и третьей групп и с выходами второго счетчика, . стробирующие.входы элементов И первой группы соединены с выходом второго элемента И и с первым и вторым входами элемента 2 И-ИЛИ, третий, вход которого соединен с находом старше : го разряда второго счетчика, а. чет-вертый вход элемента 2 И-ИЛИ подклю чен к прямому выходу триггера и к стробируяцему входу элементов И второй группы, инверсный выход триггера подключен к вторым входам второго и пятого элементов И, .выход пятого элемента .И соединен со стробирующими входами элементов И третьей группы и с первым входом накопителя, счет-ные входы первого и второго счетчи ков соединены соответственно с.выходами первого и четвертого элемент, тов И, выход третьего элемента И подключен к. счетному входу триггера и к первому входу элемента ИЛИ, второй вход которого, входи установки триггера и .второго счетчика соединены с устаиовочным входом квадратора, установочный Вход первого счетчика соединен с выходом .элемента ИЛИ.Изобретение относится к цифровой вычислительной технике и предназначено для воспроизведения по коду аргумента х функции(1) 5 у " х Для воспроизведения функции (1) наиболее простыми являются устройства, работа которых связана с число- импульсной обработкой информации, 10Известно устройство для .возведения в квадрат 1 11Однако данное устройство отличается сложностью и невысоким быстро-действием, 15Наиболее близким по технической сущности к предлагаемому является квадратор2 ), содержащий счетчик,элемент задержки, ключи, накопитель и реализует функцию (1) на основе 20 итерационного алгоритма 2.у, =х =х + 2 У. +11-х =х +1-лгде С - период частоты следованияимпульсов приращения аргумента х,Недостатком известного квадратораявляется низкое быстродействие, обусловленное недостаточно полным использованием функциональных возможностей накопителя.Цель изобретения - повышение 40быстродействия квадратора,Поставленная цель достигаетсятем, что в квадратор, содержащийпервый счетчик, 2 п-разрядный накопитель и группу элементов И, дополнительно введены второй счетчик,две схемы сравнения, вторая и третьягруппы элементов И, триггер, элемент 2 И-ИЛИ, элемент ИЛИ и пятьэлементов И, выходы элементов И 50первой, второй и третьей групп соединены соответственно с ( - п+1)(и+2), с и( Я +2) и с (-" +1)2входами накопителя, (и+1)-й входнакопителя соединен с выходом элемента 2 И-ИЛИ, выходы первого счетчи 55ка соединены с информационными входами элементов И первой группы и спервой группой входов первой схемысравнения, вторая группа входов котсрой соединена с и 2. входами старших разрядов кода аргумента квадратора, выход первой схемы сравнениясоединен с первымивходами первого,второго и третьего элементов И, тактовый вход накопителя, первый вход 65На чертеже приведена структурная схема предлагаемого квадратора,Квадратор содержит схемы 1 и 2 сравнения, счетчики 3 и 4, группы элементов И 5-7, накопитель 8, триггер 9, элементы И 10-14, элемент ИЛИ 15, элемент 2 И-ИЛИ 16, тактовый вход 17, вход 18 установки, вход 19 логической единицы, входы 20 и 21 соответственно старших и младших разрядов кода аргумента квадратора, разрядные выходы 22 счетчика 3 и 23 младших разрядов счетчика 4, выход 24 старшего разряда счетчика 4 и выход 25 накопителя 8..Предлагаемый квадратор реализует функцию (1) при х, .представленном в виде л л и)Х лх =х 2 +х 4 с(4) лразрядность кода х;разрядные коды, полученные соответственно изстарших и младших разрядов п-разрядного кодах = Д" 2" а(аа 0, 1- разрядная цифра т-го разряда кода х) где пл,Аих и .х- --1 2. четвертого элемента И соединены стактовым входом квадратора, третийвход третьего элемента И соединен.с первым входом пятого элемента И,с вторым входом четвертого элементаИ и .с выходом второй схемы сравнения,первая группа входов которой соединена с и 2 входами младших разрядовкода аргумента квадратора, а втораягруппа входов соединена с информационными входами элементов И второйи третьей групп и с выходами второгосчетчика, стробирующие входы элементов И первой группы соединены с выходом второго элемента И и с первыми вторым входами элемента 2 И-ИЛИ,третий вход которого соединен с выходом старшего разряда второго счетчика, а четвертый вход элемента 2 ИИЛИ подключен к прямому выходу триггера и к стробирующему входу элемен"та И второй группы, инверсный выходтриггера подключен к вторым входамвторого и пятого элементов И, выходпятого элемента И соединен со стробирующими Входами элементов И третьейгруппы и с первым входом накопителя,счетные входы первого и второго счетчиков соединены соответственно свыходами первого и четвертого элемен-.тов И, выход третьего элемента Иподключен к счетному входу триггераи к первому входу элемента ИЛИ, второй вход которого, входы установкитриггера и второго счетчика соединены с установочным входом квадратора,установочный вход первого счетчикасоединен с выходом элемента ИЛИ,При условии (5) функция (1) принимает видлд ьи лх л л и+1у =. хд = х .2" + х + х х 2 .(5)Работает квадратор циклически, В течение каждого цикла можно выделить два периода Т 1 и Т 2 работы квадратора по формуле (5), В течение Т 1.происходит вычисление сумма квадратов2" + х , а в течение Т 2 вычисля2 1Л Л ИР 4 ется произведение х х 2Перед началом каждого цикла вычислений на разрядные входы 20 и 21 квадратора соответственно подаются . коды ф 20 = х 1 и ф 20 = х , Период Т 1 начинается с поступленйя на вход 18 импульса установки, по которому. триггер 9, счетчик 4, накопитель 8, счетчик 3 через элемент ИЛИ 15 устанавливаются в ноль. После окончания 20 импульса, установки на вход 17 начинают поступать тактовые импульсы, которые при нулевых выходных сигналах со схем 1 и 2 сравнения через элементы И 10 и 13 поступают на счетные входы 25 счетчиков 3 и 4 соответственно, При этом на разрядных выходах 22 счетчикалЗформируется код х., поступающий на информационные входы группы элементов И 5 и на первую группу входов схемы 1 сравнения, а на выходах 24 и 23 счетчика 4 формируются соответственно код старшего разряда ф 24 и код младл ших разрядовЕЗ кода 1;. Код х. поступает на информационные входы группы элементов И 7 и первую группу.входов схемы 2 сравнения, Кроме того, коды 4 24 и 913 поступают соответственно на вход элемента 2 И-ИЛИ 16 и на информационные входы группы элементов И б. Схема 1(2) сравнения 40 вырабатывает сигналы "единица" при Ф 22 (12, ) = ф ЙО ф 21) и "ноль ф при ф 22 (%,) Фф 20 (ф 21) .В начале вычислений триггер 9 находится в нулевом состоянии, поэтому 45 элементами 11 и 14 И разрешено. прохождение выходных кодов счетчика 3 и 4 через группы элементов И 5 и 7 и соответственно на входы с ( ф и+1) по (и+2) и с ( в " +1) по два накопителя 8, а также прохождение единичных сигналов через элемент 2 И-ИЛИ 16 на вход (и+1)"го разряда, а через элемент И 14 - на вход младщего разряда накопителя 8.При этом одновременно реализуется алгоритм (2) для функцийЛ 1. л ь. у= хи у = х.Период Т 1 заканчивается, когда произойдет сравнение на обоих схемах сравнения и вырабатываются сигналы, равные "1", по которым элемент И 12 формирует импульс, устанавливающий триггер 9 в "1", а счетчик 3 через элемент ИЛИ 15 - в фОф, Таким обравом, за времяТ 1 ь 2 г(б)на кодовых выходах 25 накопителя 8формируется кодф 25. = х2 + х,л Лялх Состояние "1" триггер 9 разрешаетработу квадратора в периоде Т 2, т.е.запрещает работу элементов И 11 и 14,групп элементов И 5 и 7 и через элемент 2 И-ИЛИ 1 Б группы элементов И бподключает на соответствующие входылнакопителя 8 код х2 и 2.Таким образом фомируется произведение х У 2 до тех пор,л Ь и/ -1пока выход схемы 1 сравнения не станет равным ф 1",Процесс вычисления заканчивается при единичном состоянии выходов схем 1 и 2 сравнения и триггера 9, при этом прекращается подача тактовых импульсов на вход 17 квадратора, а с выходов 25 накопителя 8 можно снимать код функции (1) до прихода следующего импульса установки.Длительность периода Т 2 определя"ется такТ 22 ги, (7)ИФИз сказанного выше следует, чтообщее время вычисления функции (1)определяется выражениемИ 1+1т = т 1+ т 22 гы ТОХ (3)Сравнивая выражения (3) и (8) получимТпре,тпрр во Таким образом, быстродействие предлагаемого квадратора (см, оценку (9) выше быстродействия известного,1010 б 20 Составитель А. Каэанскийедактор М,Рачкулинец Техред М;Тепер Корректор И, Мул Закаэ 8/37 Тираж 704 ВНИИПИ Государственного по делам изобретений 113035, Москва, Ж, РаушПодпи снакомитета СССРоткрытийская наб., д. 4/5 П "Патентф, г. Ужгород, ул, Проектная Филиа