Реверсивный счетчик

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскнкСоциалистическихРеспублик(51)М, Кл. Н 03 К 23/02 Гевуаарстввкай квввтвт СССР кв Яввват взвврвтвккв я вткрнткйОпубликовано 07.03.83. Бюллетень Рй Дата опубликования описания 0703 83(54) РЕВЕРСИВНЫЙ СЧЕТЧИК 1 Изобретение относится к вычислительной технике и автоматике и может быть исполь зовано для счета импульсов.Известен реверсивный счетчик, содержащий группы разрядов, тактовые входы которых соединены с входом счетчика, а выход 5 переноса каждой группы соединен с тактовыми входами разрядов следующих. групп 111.Недостатком этого реверсивного счетчика является функциональная ненадежность.Наиболее близким по технической сущ 1 О ности является реверсивный счетчик, содержащий группы разрядов, каждый из которых содержит первый и второй формирователи сигнала переноса, первый и второй коммута 35 ционные триггеры и триггер памяти, тактовые входы всех коммутационных триггеров данной группы разрядов соединены с входом 1 счетчика и первым и вторым выходами пе. реноса каждой из предыдущих групп разрядов 2 О разрешающие входы коммутационных тригге. ров данного разряда данной группы разрядов соединены с первым и вторым выходами формирователей сигнала переноса каждого разряда, предшествующего данному в этой же гручпе разрядов, а с одним из входов первого н второго формирователей сигнала переноса каждого разряда соединены соответственно шины "Сложение" и "Вычитание 2.Недостатком этого реверсивного счетчика является относительно низкое быстродействие,1Это связано с необходимостью использования связей каждого разряда со всеми последующими, что приводит к большой нагрузке на элементы и снижению быстродействия.Цель изобретения - повышение быстродействия.Поставленная цель достигается тем, что в реверсивном счетчике, содержащем группы разрядов, каждый из которых содержит первый и второй формирователи сигнала переноса, первый и второй коммутационные тригге. ры н триггер памяти, тактовые входы всех коммутационных триггеров данной группы разрядов соединены с входом счетчика и первым и вторым выходами переноса каждой нз предыдущих групп разрядов, разрешающие входы коммутационных триггеров данногоразряда данной группы разрядов, кроме последнего разряда этой же группы и перво. го разряда первой группы, соединены с первым и вторым выходами формирователейсигнала переноса всех предыдущих разрядов в этой 3 же группе, разрешающие входы первого и второго коммутационных триггеров последнего разряда данной группы разрядов соединены соответственно с первым и вторым выходами формирователей сигнала переноса каждого разряда, предшествующего последнему разряду в этой же группе разрядов, а с одним иэ входов первого и второго формирователей сигнала переноса каждого разряда соединены соответственно шины "Сложение" и "Вычита ние", к информационным входам первого коммутационного триггера последнего разряда данной группы разрядов подключены прямой выход второго коммутационного триггера этого же разряда, шина "Сложение", инверс. 26 ный и прямой выходы соответственно первого коммутационного триггера и триггера памяти каждого разряда, предшествующего последнему разряду в данной группе разрядов, а к информационным входам второго коммутацион ного триггера последнего разряда данной группы разрядов подключены инверсный выход первого коммутационного триггера этого же разряда, шина "Вычитание", прямой и инверсный выходы соответственно второго, щ коммутационного триггера и триГгера памяти. каждого разряда, предшествующего последне. му разряду в данной группе разрядов, при этом прямой выход первого коммутационного триггера и инверсный выход второго коммутационного триггера последнего разряда данной группы разрядов соединены соответственно с входами установки и сброса триггера памяти каждого разряда, предшествующего последнему разряду в этой же группе разрядов, выходы первого и второго формирователей: сигнала переноса последнего разряда данной группы разрядов соединены соответственно с первым и вторым выходами переноса данной группы разрядов, а с одним иэ разрешающих входов43 первого и второго коммутационных триггеров последнего разряда данной группы разрядов соединены соответственно второйи первыйвыходы переноса этой же группы разрядов.На чертеже изображена схема реверсивного счетчика.Устройство содержит группы 1 разрядов,разряды 2-1 - 2-к группы, первый и второйкоммутационные триггеры 3 и 4 разряда,триггер 5 памяти разряда, первый и второй формирователи 6 и 7 сигнала переноса раз. ффряда, первый и второй выходы 8 и 9 переноса группы разрядов, шику 10 "Сложение"и шину 11 "Вычитание", вход 12 счетчика,Каждая группа разрядов реверсивногосчетчика работает следующим образом,Пусть на шине 10 - логическая "1", ана шине 11 - логический "0", т. е. счетчикработает в режиме суммирования. Тогдаизменение состояния триггеров 5 памяти этойгруппы происходит по импульсам, подаваемымна вход 12, при условиии, что сигналы на первом и втором выходах переноса 8 и 9 каж -дой из предыдущих групп разрядов равны логической "1". При выполнении этого условияпроисходит переключение триггера 5 памятипервого разряда 2.1 этой группы, если передэтим же триггеры 5 памяти этой группынаходились в нулевом логическом состоянии, В ближайшей паузе между импульсами,подаваемь 1 ми на вход. 12, появляется логическая "1" на выходе первого формирователя6 сигнала переноса первого разряда 2-1 этойгруппы. При следующем выполнении условиясрабатывания для этой группы происходит .переключение триггеров 5 памяти первого2 1 и второго 2.2 разрядов этой группы ит, д. К моменту прихода 2М-го импульса,где М - коэффициент пересчета предыдущихгрупп разрядов счетчика, появляется логическая"1" на первом выходе переноса 8 этойгруппы, 2"М.й импульс производит переключение всех триггеров 5 памяти этой группыи триггера памяти первого разряда следующейгруппы разрядов. Работа группы разрядов счетчика в режиме вычитания аналогична вышеописанному,Таким образом, при введении новых свя:зей снижается нагрузка на выходы переносов,что обеспечивает повышение быстродействиясчетчика.формула изобретения.Реверсивный счетчик, содержащий группы разрядов, каждый из которых содержит первый и второй формирователи сигнала переноса, первый и второй коммутационные триггеры и триггер памяти, тактовые входы всех коммутационных триггеров данной группы разрядов соединены с входом счетчика и первым и вторыМ выходами переноса каж.дой из предыдущих групп, разрядов, разрешающие входы коммутационных триггеров данного разряда данной группы разрядов, кроме последнего разряда этой же группы и первого разряда первой группы, соединены с первым и вторым выходами формирователей сигнала переноса всех предьщущих разрядов в этой же группе, разрешающие входы первого и второго коммутационных триггеров последнего разряда данной группы разрядов соединеныИсточники информации,20 принятые во внимание при экспертизе 5 10033 соответственно с первым и вторым вь 1 ходами формирователей сигнала переноса каждого,разряда, предшествующего последнему разряду в этой же группе разрядов, а с одним из входов первого и второго формирователейсигнала переноса каждого разряда соединены соответственношины Сложение" и ."Вычита. ние", о т л и ч а ю щ и й с я тем, что, с целью повышения его быстродействия, к информационным входам коммутационного 16 триггера последнего разряда данной группы разрядов подключены прямой выход второго коммутационного триггера этого же разряда, шина "Сложение", инверсный и прямой выходы соответственно первого коммутационного 1% триггера и триггера памяти каждого разряда, предшествующего последнему разряду в дан ной группе разрядов, а к информационным входам второго коммутационного триггера последнего разряда данной группы разрядов подключены инверсный выход первого ком. мутацнонного триггера этого же разряда, шина "Вычитание", прямой и Юйверсньтй: выходы соответственно второго коммутационного триггера и триггера памяти каждогоИ разряда, предшествующего поспедйему разряду 56 6в данной группе разрядов, при этом прямойвыход первого коммутационного триггера иинверсный выход второго коммутационного .триггера последнего разряда данной группыразрядов соединены соответственно с входамиустановки и сброса триггера памяти каждогоразряда, предшествующего последнему разрядув этой же группе разрядов, выходы первогои второго формирователей сигнала переносапоследнего разряда данной группы разрядовсоединены соответственно с первым и вторымвыходами переноса данной группы;урядов,а с одним из разрешающих входов первогои второго коммутационных триггеров послед.него разряда данной группы разрядов соединены соответственно второй и первый выходыпереноса этой же группы разрядов,1, Майоров С. А. Проектирование микроэлектронных цифровых устройств. М "Советское радио", 1977, с. 156, рис. 5.7.2, Авторское свидетельство СССР Нф 287121, кл, Н 03 К 2300, 1969 (прототип).