Станция локальной сети

СОЮЗ СОВЕТСНИХСОЦИАЛ ИСТИЧЕСНРЕСПУБЛИК А Р 13 511 4 ГОСУДАРСТВЕННЫЙ КОМИТЕПО ИЗОБРЕТЕНИЯМ И ОТКРЫТПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИ 3 ф Н АВТОРСКОМУ СВИ ЕТЕПЬСТ(56) РСТ патент К 84/01449,кл. О 06 У 3/04, 1984.Авторское свидетельство СССРУ 1239724, кл. О 06 У 13/14, 1984.54) СТАНЦИЯ ЛОКАЛЬНОЙ СЕТИ(57) Изобретение относится к цифро"вой вычислительной технике, можетбыть использовано для органиэациивзаимодействия между компонентамисетей и систем. Цель изобретения -повышение производительности станции, обеспечивающей работу устройст ва с высокоскоростными каналамисвязи, например с моноканалом, в котором скорость передачи данных10 Мбит/с. Станция содержит блокуправления обменом (микропроцессор),блок памяти программ, блок сопряжения с ЭВМ, блрк сопряжения с каналом связи, приемопередатчик, блокпрямого доступа в память, блок буферной памяти,. блок поиска свободныхстраниц, блок сопряжения шин, блокпамяти свободных страниц. Введениеновых блоков и связей позволяет совместить по времени три основных процесса, определяющих производительность (пропускную способность) станции: прием данных (из канала связиили от ЭВМ), обработку данных в состветствии с системой протоколов сетии передачу данных (в ЭВМ или в моноканал),б з.п. Ф-лы, 7 ил, 17 1 478221ет сигнал "Чтение", поступающий на цепь 14.2 шины 14: управления. В указанной цепи сигнал поступает на второй вход усилителя-передатчика 34. Усилитель-передатчик 34 открывается и сигнал с его выхода поступает на цепь 18.1 шины 18 управления группы 15 шин. На адресный вход блока 5 буферной памяти поступает адрес с ши ны 16 адреса. При поступлении на вход блока 5 буферной памяти сигнала с цепи 18.1 шины 18 управления данные, записанные по указанному .адресу, поступают с информационных выходов блока 5 буферной памяти на шину 17 данных. С шины 17 данных данные поступают на информационный вход регистра 30. Сигнал Чтение" с цепи 14.2 шины 14 управления также посту пает на первый вход элемента И 1 И 31. Сигнал с выхода элемента 1 31 поступает на управляющий вход регистра ЗО. По этому сигналу данные, поступающие на информационный вход регистра 25 30, запоминаются в нем. Сигналы с выхода регистра ЗО поступают на инФормационный вход шинного Формирователя 29, на первый и второй управляющие входы которого поступают сигнал 30 разрешения подключения к шине и сигнал с выхода элемента ИЛИ 31 соответственно, 1 инный Формирователь 29 открывается и данные поступают на шину 13 данных, а атм с нее - на инФормационный вход микропроцессора 1,При выполнении операции записи данных в регистр, находящийся. капример, в блоке 8 поиска свободных страниц, блок 2 сопряжепия шин работает 0 следующим образом, Одновременно с адресного и информационного выходов микропроцессора 1 поступают код адреса регистра и даннйе, которые нужно записать в этот регистр, на шины 45 адреса 12 и данных 13 соответственно. С шины 12 адреса код адреса регистра поступает на вход дешифратора 42 адреса иинформационный вход шинного Формирователя 38, Сигнал разреше ния подключения к шипе с второго выхода де 1 пифратора 42 адреса поступает на управляющий вход шинного Формирователя 38 который открывается. Код адреса регистра с информационного входа шинного Формирователя 38 транслируется на шину 1 б адреса группы 15 шин. Затем микропроцессор 1 выдает сигнал Запись", поступающий на цепь 14,6 шины 14 управления, Сигнал с цепи 14.6 поступает на второй вход элемента ИЛИ 33, сигнал с выхода ко-. торого поступает на второй управляющий вход шинного Формирователя 32, на первый управляющий вход которого поступает сигнал разрешения подключения к шине. Шинный Формирователь 32 открывается и данные с его выхода поступают на шину 17 данных группы 15 шин. Сигнал с цепи 14.6 поступает на второй вход усилителя-передатчика 37, на первый вход которого поступает сигнал разрешения подключения к шине. Усилитель-передатчик 37 открывается и ка его выходе появляется сигнал, поступающий на цепь 18.1 шины 18 управления группы 15 шин. На адресный и информационный входы блока 8 поиска свободных страниц поступают соответственно код адреса регистра с шины 16 адреса и данные с шины 17 данных. При поступлении на вход блока 8 поиска свободных страниц сигнала с цепи 18,4 шины 18 управления происходит запись данных в регистр блока 8 поиска свободных страниц.При выполнении операции чтения регистра, находящегося, например, в блоке 6, блок 2 сопряжения шин работает следующим образом. С адресного выхода микропроцессора 1 на шину 12 адреса поступает код адреса регистра, а с шины 12 адреса код адреса - на вход дешифратора 42 и информационный вход шинного Формирователя 38. Сигнал разрешения подключения к пине с второго выхода дешифратора 42 адреса поступает на уп-, равляющий вход шинного формирователя 38, который открывается. Код адреса регистра с информационного входа шинного Формирователя 38 транслируется на шину 16 адреса группы 15 шин. Затем микропроцессор 1 выдает сигнал "Чтсние", поступающий на цепь 14.5 шины 14 управления, Сигнал с цепи 14.5 поступает на второй вход усилителя-передатчика 36, на первый вход которого с второго выхода,цешифратора 42 адреса поступает сигнал разрешения подключения к шине. Усилитель-передатчик 36 открывается. Сигнал с его выхода поступает ка цепь 18.3 шины 18 управления группы15 шин, Иа адресный вход блока бпоступает код адреса регистра с ши21 20систему протоколов вггчтгсгтггтегтььгой сети, Блоксопряженггя шцц занимает группу 15 ггцш только на время выполнения одной цлц нескольких операций записи-чтения, т,е, группа 15 шин практически цстгользуется только для тгерецачи данных между моноканалом и осеговнои 31 ц 1 чт о позв Оля ет существетгцо увелтгчггть пропускную сцособцость станции, Прц выполценци рабочей програмггы, за цсключецием моментов обращегтггя микропроцессорак страницам блока 5 буферной памя- ти ц регистрам блоков 6 станции, обмен коггацдамц ц данггымтг между мгпсропроцессором 1 и блоком 3 памяти происходит по групгте 11 шцц, Блок 8 поиска свободных страниц, цспользуя блок 10 памяти свободных страниц, совместно с блоком 7.обеспечивает 14782 35 Таким образом, блок 2 сопряжения шин обеспечивает доступ микропроцессора 1 к любой странице блока 5 буФерной памяти и регистрам, находящим ся в блоках станции, для получения определенной информации, необходимой для нормапьного выполнения рабочей программы, реализующей определенную ны 16 адреса. При поступлении ца вход блока 6 сигнала с цепи 18,3 шины 18 управления содержимое регистра с информационного выхода блока 65 поступает на пгину 17 данных. С шиньг 17 данных данные поступают на информационный вход регистра 30. Сигнал "Чтение" с цепи 14.5 шины 14 управления также поступает ца второй вход элемента ИЛИ 31 а затем на управляю-. щий вход регистра 30, Поэтому сигналу данные, поступающие на информационный вход регистра 30, запоыггнаготся в нем. Сигналы с выхода регистра 30 т 5 поступают ца информационный вход шинного формирователя 29, на первый и второй управляющие входы которого поступают сигнал разрешения подключения к шине и сигнал с выхода элемента ИЛИ 31 соответственно. 1 г 1 инный форгирователь 29 открывается, данные поступают на шину 13 данных и затем на информационный вход микропроцессора 1.Запросы прерывания от блока 4 соп ряжения с ЗВМ и от блока 6 поступают в узел 39 прерывания, который фиксирует наиболее приоритетный в настоящий момент запрос прерьвания. Затем формирует сигнал, который с выхода узла 39 поступает на цепь 14.3 шины управления, Получив сигнал прерывания, микропроцессор 1 Формирует сигнал подтверждения прерывания, поступающий на цепь 14.1 шины 14 управления, Сигнал с цепи 14.1 шины 14 управления поступает на вход узла 39. При получении сигнала с инФормационного выхода узла 39 на шину 13 данных поступает код, соответствующий номеру наиболее приоритетного прерывания. С шины 13 данных этот код затем поступает на информационный вход микропроцессора 1. В результате этого идентифицируется вы 45 давший прерывание блок и управление передается соответствующей программе обслуживания прерывания. Обрабатывая прерывание, микропроцессор 1 производит чтение регистра идентифицируе 50 мого блока. запись кадров дагтггьтх, получаемых иэмоноканала, в блок 5 буферной памяти.Блок 8 поиска свободных страницсовместно с блоком 7 прямого доступав память формируют последовательностьадресов блока 5 буферной памяти,. вкоторых разместятся байты данных, Гсформированные блоком 6 из кадра, по"лучаемого из моноканала. Код адреса ячейки памяти состоит из двухчастей: кода адреса внутри единицы,сформированного блоком 7 и поступающего на цепи младших разрядов шины16 адреса, и кода номера страницы,сформированного блоком 8 поиска.свободных страниц и поступающим нацепи старших разрядов шин 16 адреса.Кадр данных, получаемый из моноканала, размещается в свободной странице части блока 5 буферной памяти,предназначенной для приема данных иэмоноканала, В блоке 10 памяти своф",;бодных страниц хранится информацияо наличии свободных страниц,Блок 8 поиска свободных страниц работает следующим образом. По отрицательному импульсу сброса прц включении питания станции по входу сброса устанавливается в исходное (нулевое 1 состояние триггер 45, по установочному входу устанавливается в единичное состояние триггер 49. Отрицательный импульс сброса также поступает на входы элементов НЕ 51 и И 54, При этом ца выходе элемента И 54 формируется отрицательный им50 55 2147822 пульс, поступающий на вход сброса регистра 47 номера освобождаемой страни. цы и устанавливающий регистр 47 номера освобождаемой страницы в исходное состояние. На выходе элемента НЕ 51 Формируется положительный им" пульс. Этот импульс поступает на вход сброса счетчика 57 и устанавливает его в исходное, (нулевое) состояние. 10 По окончанию действия отрицательного импульса сброса с прямого выхода триггера 49 по цепи 26, на вход блока 6 поступает сигнал, равный единице и указывающий о наличии свободной страницы в блоке 5 буферной памяти.Содержимое (код пулевой страницы) счетчика 57 номера страницы по цепям 26поступает на вход блока 6, Наличие этих сигналов является необходимь 1 м и достаточным условием для записи в свободной (нулевой) с границе блока 5 буферной памяти кадра данных, поступающего из канала.Содержимое счетчика 57 номера страницы также поступает на информа ционные входы шинного Формирователя 58, информационные выходы которого подсоединены к цепям старших разрядов шины 16 адреса. Содержимое счетчика 57 номера страницы транслируется на информационные выходы шинного Формирователя 58, т.е, поступает на шину 1 б адреса, только при появлении сигнала подтверждения з аписи, выраб атываемого блоком 7 при выполнении35 операции записи байта данных в блок 5 буферной памяти. При получении от блока б по цепи 26 д отрицательного импульса конца записи, сообщающего блоку 8 поиска свободных страниц о завершении записи в блок 5 буферной памяти, устанавливается в единичное состояние триггер 45. Одновременно этот импульс устанавливает в нулевое состояние триггер 49, Сигнал, равный единице, с прямого выхода триггера 45 поступает на второй вход элемента И-НЕ 55, а также на второй вход Формирователя 53, запуская его, На выхо; де формирователя 53 формируется положительный импульс, который поступает на вход элемента И-НЕ 55. На выходе элемента И-НЕ 55 появляется отрицательный импульс, поступающий на вход элемента И б 0, на другой вход которого поступает сигнал, равный единице,122с инверсного выхода формирователя 50. На выходе элемента И 60 появляется отрицательный импульс загиси в блок 10 памяти свободных страниц, который по цепи 28.1 поступает на вход записи блока 10 памяти свободных страниц, Сигнал с выхода регистра 47 поступает на первый управляющий вход мультиплексора 59 и управляет коммутацией сигналов, поступающих на информационные входы мультиплексора 59. Единичное значение сигнала на выходе регистра 47 (номера освобождаемой страницы), являющееся следствием действия отрицательного импульса сброса, позволяет поступить содержимому 1 коду нулевой страницы ) счетчика 57 номера страницы на выход мультиплексора 59. По цепям 28код адреса нулевой страницы, только что заполненной поступившим из моноканала кадром данных, поступает на адресшй вход блока 10 памяти свободных страниц. По цепи 28,2 на вход блока 10 памяти свободных страниц поступает сигнал, равный единице, с прямого выхода триггера 45, По отрицательному импульсу на выходе элемента И 60 происходит запись единицы в ячейку памяти блока 10 памяти свободных страниц, код адреса которой (код нулевой страницы) установлен на адресном входе блока 10 памяти свободных страниц, Таким образом, нулевая страница в блоке 10 памяти свободных страниц помечается как занятая.Выход элемента И-ЙЕ 55 соединен с С-входом триггера 45 и входом элемента И 48, По заднему положительному Фронту отрицательного импульса на выходе элемента И-НЕ 55 триггер 45 перебрасывается в нулевое состояние. Кроме того, на выходе элемента И 48 устанавливается сигнал, равный единице, так как на второй вход его поступает сигнал, равный единице, с выхода элемента И-НЕ 56. В результате этого сигнал на выходе элемента И 52 изменяет слое значение с нуля на единицу. Сигнал с выхода элемента И 52 поступает на счетный вход счетчика 57 номера страницы, а также на первый вход Формирователя 53. Положительный (передний фронт) этого сигнала, изменяет содержимое счетчика 57 номера страницы на единицу, т.е, в счетчике 57 номера страницы уже содер 23 1 478221жится код (следующий) первой страницы, который по цепям 28поступает на адресный вход блока 10 памяти свободных страниц. Одновременно поло 5 жительный фронт этого сигнала запускает по первому входу формирователь 53. Выход формирователя 53 соединен с первым входом элемента И-НЕ 56,на второй вход которого поступает единичное значение сигнала с инверсного выхода триггера 45. На выходе элемента И-НЕ 56 формируется отрицательный импульс, который поступает на синхровход триггера 49 и вход элемен та И 48, а также по цепи 28,3 - на вход чтения блока 10 памяти свободных страниц. Код, следующий по порядку первой страницы, уже находится на адресном входе блока 10 памяти 20 свободных страниц. При поступлении на вход чтения блока 10 памяти свобод" ных страниц отрицательного импульса 1с цепи 28.3 информация, записанная в ячейке памяти, кодадреса (код но мера страницы) которой уже находится на адресном входе, поступает на выход блока 10 памяти свободных страниц, Сигнал на выходе блока 10 памяти свободных страниц равен нулю, 30 если страница, код номера которой установлен на адресном входе блока 10 памяти свободных страниц, свободна, и равен единице, если страница заполнена данными иэ моноканала. Пер вая страница еще не заполнялась данными из моноканала, поэтому значение указанного сигнала равно нулюСигнал с выхода блока 1 О памяти свободных страниц по цепи 27 поступает на 40 вход элемента НЕ 44. Выход элемента 44 соединен с входом триггера 49, т.е. на вход триггера 49 поступает сигнал, равный единице,.По окончании отрицательного импульса на выходе 45 элемента И-НЕ 56 по его заднему положительному фронту по синхровходу триггер 49 изменяет свое состояние, т,е. на его прямом выходе появляется сигнал, равный единице. Таким образом, с прямого выхода триггера 49 по цепи 26.1 на вход блока 6 поступает сигнал, равный единице и указывающий блоку 6 о наличии свободной (первой) страницы в блоке 5 буферной памяти. Содержимое (код первой страницы) счетчика 57 (номера страницы) по цепям 26з также поступает на вход блока 6. Наличие этих сигналов указывает на готовность станции к записи следующего кадра данных, поступающего из моноканала, в свободную первую страницу блока 5 буферной памятиВ том случае, если первай страница уже заполнена, то по окончании отрицательного импульса на выходе элемента И-НЕ 56 триггер 49 не изменяет своего состояния, так как на его вход с выхода элемента НЕ 44 поступает сигнал, равный нулю. В результа" те этого сигнал на выходе элемента И 52 изменяет свое значение с нуля на единицу. Положительный (передний) фронт этого сигнала изменяет содержимое счетчика 57 на единицу, т.е. в счетчике 57 содержится код следую щей (второй) страницы. Одновременно положительный фронт этого сигнала запускает по первому входу формирователь 53, тем самым повторяя цикл чтения ячейки памяти блока 10 памяти свободных страниц, код адреса (код номера второй страницы) которой уста новлен на адресном входе блока 10 памяти свободных страниц. Цикл чтения ячеек блока 10 памяти свободных страниц может быть произведен несколько раз до тех пор, пока не найдется свободная страница.; После выдачи в ЗВМ кадра данных, полученного из моноканала и за,писанного, например, в нулевую страницу, микропроцессор 1 выполняет освобождение нулевой страницы. Микропроцессор 1, используя блок 2 сопряжения шин, выдает на нину 16 адреса код адреса регистра 47 номера освобождаемой страницы. С шины 16 адреса код адреса поступает на адресный вход дешифратора 43 адреса, затем на первый вход элемента ИЛИ-НЕ 46, на второй вход которо" го поступает сигнал с цепи 18.4 шины 18 управления. К моменту поступления сигнала с цепи 12.4 на шине 17 данных уже установлен код номера освобождаемой (нулевой) страницы, поступающий с шины 17 данных на информационный вход регистра 47 номера освобождаемой страницы. При поступлении сигнала с цепи 18.4 шины 18 управления сигнал на выходе элемента ИЛИ-НЕ 46 меняет свое значение с нуля на единицу. Сигнал с выхода элемента ИЛИ-НЕ 46 поступает на синхровход регистра 47. По положительно 1 478 221му переднему Фронту этого сигнаиа код освобождаемой (нулевой) страницы записывается в регистр 47. Факт записи вызывает изменение сигнала на первом выходе регистра 47. Сигнал на первом выходе регистра 47 становит" ся равным нулю, в результате этого содержимое регистра 47 номера освобож" даемой страницы, поступающее на информационный вход мультиплексора 59, транслируется на его выход и затем по цепям 28 . поступает на адресный вход блока 10 памяти свободных стра ниц, Изменение сигнала с единицы на 15 нуль на первом выходе регистра 47 запускает Формирователь 50. Отрицательный импульс с выхода Формирователя 50 поступает на вход злеиента И 60. На выходе элемента И 60 появля ется отрицательный импульс, который по цепи 28.1 поступает на вход записи блока 10 памяти свободных страниц. На информационный вход блока 10 памяти свободных страниц поступает снг нал, равный нулю так как триггер 45 установлен в исходное (нулевое состояние). При поступлении отрицательного импульса навход записи блока 1 О памяти свободных страниц в ячейку, па мяти, код которой (код нулевой осво". бождаеиой страницы) поступает на адресный вход, записывается нуль, т.е. занятая прежде нулевая страница маркируется как свободная.35После. окончания отрицательного импульса, сформированного формирователем 50, на выходе элемента 62 появляется сигнал, равный нулю. Этот сигнал поступает на второй вход элемен та И 54, на выходе которого .появляется сигнал, равный нулю и поступающий на вход сброса регистра 47 номера освобождаемой страницы. Регистр 47 номера освобождаемой страницы45 сбрасывается и на первом выходе его устанавливается сигнац, равный единице. Блок 8 поиска свободных страниц возвращается в исходное состояние. 50Таким образом, блок 8 поиска свободных страниц совместно с блоком 10 памяти свободных страниц без вмешательства микропроцессора 1 обеспечивает в промежутках времени .между 55 поступлениями кадров данных из моно- канала быстрый поиск свободной страницы для записи в нее следующего кадра данных,Блок 6 сопряжения с каналом связи обеспечивает прием кадра, поступающего из моноквнвла через приемо" передатчик 9, и выдачу кадра данных из блока 5 буферной памяти через приемопередатчик 9 в моноквнвл.Узел приема кадра связан с прием" ником приемопередатчика 9 двумя 1 епями; по одной цепи от приемника поступают двоичные данные, по второй цепи поступают тактовые сигналы, сопровождающие двоичные данные.Каждый кадр данных, поступающий из моноканала, содержит преамбулу, располагающуюся в начале кадра. Преамбула представляет собой код 10101010, повторяющийся восемь раз. За преамбулой следует специальное поле, называемое ограничителем начала кадра (ОНК) и имеющее вид 10101011, За ОНК следует адрес получателя (станции). Адрес станции имеет длину 6 байт. За адресом станции далее идут информационные биты.Как только приемник приемопередатчика 9 обнаружит передачу в моноканвле, то он начинает прием кадра. Приемник начинает принимать преамбулу. Преамбула необходима для того, чтобы приемник приемопередатчика 9 достиг устойчивого рабочего состояния. В результате приема кадра нв последовательный вход сдвигового регистра 63 поступают биты данных, а насинхровход - тактовые импульсы. Занесение и сдвиг битов данных в сдвиговой регистр 63 происходит по переднему положительному фронту каждого тактового импульса. После приема восьми бит сдвиговый регистр 63 заполняется. С выхода этого регистра код, принятый из моноквналв, поступает на информационный вход регистра 78 данных, а также на селектор 70 начапа кадра. Селектор 70 является комбинационной схемой, построенной нв эле.-. ментах И и НЕ, предназначенной для определения кода 10101011, содержащегося в сдвиговом регистре 63 и указывающего на начало поступления инФормационных битов, после его приема. Квк только указанная схема обнаружит, что содержимое сдвигового регистра 63 код 10101011, то на его выходе появляется сигнал, равный единице и поступающий на вход триггера 74 приема адреса, тактовые импульсы поступают на вход элемента НР 66, с40 45 50 55 выхода которого иннертированчые тактовые импульсы поступают на синхровход триггера 74 приема адреса. Как только на выходе селектора 70 появится сигнал, равный единице, то поположительному (заднему) Фронту последнего инвертированного тактового импульса триггер 74 устанавливается в единичное состояние, а на его инверсном выходе появляется сигнал, равный нулго. Этот сигнал поступает на входы сброса счетчика 64 бнт и счетчика 65 байт., и разрешает подсчет числа бит, поступающих после установки триггера 74. Счетчики бит 64 и байт 65 осуществляют битовую и байтоную синхронизацию поступающихиз моноканала данных. Адрес станции имеет длину 6 байт, т.е. 48 бит, Счетчики бит 64 и байт 65 должцгг произвести подсчет 48 тактовых импульсов для того, чтобы определить совпадает ли адрес получателя, содержащийся и принимаемом кацре, с собственным адресом станции, Собственный адрес станции содержится в памяти 72. По переднему положительному Фронту каждого тактового импульса происходит модификация содержимого счетчиков бит 64 и байт 65 на единицу. Модифицированное значение счетчиков бит 64 и байт 65 сохраняется до прихода следующего тактоного импульса и является двоичнымэквивалентом номера текущего бита,Содержимое счетчиков бит 64 и байт65 поступает на адресный вход памяти 72. На выходе памяти 72 появляет- . ся значение текущего бита присвоенного номера станции. Сигнал с выхода памяти 72 поступает на первый вход схемы 77 сравнения, на второй вход которой поступает сигнал с первого выхода сдвигоного регистра 63. Если значения текущих битов на входах схемы 7 сравнения совпадают, то на выходе указанной схемы сигнал равен 1 нулю. Гсли значения текущих битов навходах схемы 77 сравнения не совпадают, то на выходе указанной схемыпоявляется сигнал, равный единице,Сигнал с выхода схемы 77 сравненияпоступает на вход триггера 83. Гслисигнал на входе триггера 83 раненединице, то по заднему положительному фронту последнего тактового импульса триггер 83 устанавливаетсяв единичное состояние, На инверсном г 10 15 20 25 30 35 выходе этого триггера устанавливается сигегал, равный нулю, Этот сигналпоступает на вход триггера 85. Подостижению счетчиком 65 байт позициии 48 п импульсов на выходе элементаИ 73 сигнал становится равным единице, Он поступает на вход триггера85 приема информации. Так . как навход триггера 85 приема информациипоступает сигнач, равный пулю, то припоявлении сигнала па синхронходе состоянпе триггера 85 приема информации не измеггяется. Такггм образом, припесовпадении адреса, поступающегоиз моноканала, с собстненным адресомстанции (трпггер 83 установлен вецинпчное состояние) происходит прием информации и сднпговой регистр63, но запись принимаемых данных вблок 5 буферной памяти не осуществляется. Трггггер 74 приема адреса итриггер 83 совпадения адреса установлены н едиггичпое состояние в течение приема кадра. Схема определения конца приема кадра, выполненнаяна Формггрователях 80 и 82, следитза ныгичием тактовых импульсов. Приотсутствии тактовых импульсон назапускающем входе Формирователя 80 втечегпге длительности трех тактовыхггмггульсов на выходе Формирователя 80Формируется отрицательный импульс,запускающий Формирователь 82. На выходе Формирователя 82 Формируетсяотрицательный импульс, поступающийна входы сброса триггера 83 и триг-.гера 74 и устанавливающий их в исходное (нулевое состояние),Если адрес станции, поступивший из моноканала, совпадает с собственным адресом станции; то состояние триггера 83 не изменится, т,е. на его инверсном ныходе останется сигнал, равный единице, По достижению счетчиком 65 байт позиции "48" .импульсон па выходе элемента И 73 сигнал изменит свое значение с нуля на единицу, По положительному Фронту этого сигнала триггер 85.установится н единичное состояние, так как на его вход поступает сигнал, равный ецинице. После установки в единичное состояние трггггера 85 начинается процесс записи информации н блок 5 буФерной памяти. Запись информации осуществляется блоком приема кадра совместно с блоком 7 и блоком 8 поиска свободных страниц, Биты дан 29 1478221510 15 20 30 35 40 45 50 55 нык, поступающие после адреса станции, заносятся в сдвиговой регистр63 и сдвигаются там по каждомутактовому импульсу. Одновременнотактовые импульсы поступают на входсчетчика 64 бит. Как только содержимое счетчика 64 бит станет равным"7" (принято семь бит данных), цавыходе элемента И 69 сигнал изменитсвое значение с нуля на единицу.Этот сигнал поступает на третийвход элемента И 88, на второй входкоторого поступает сигнал, равныйединице, с прямого выхода .триггера85. При поступлении на первый входэлемента И 88 следующего (восьмого)тактового импульса сигнал на выходеэлемента И 88 изменит свое значениес нуля на единицу. Укаэанный сигналпоступает ца синхровходы регистра78 данных и триггера 87 запроса записи. По положительному Фронту этогосигнала восьмибитовый код данных,находящийся в сдвиговом регистре 63 .и поступающий на информационный входрегистра,78 данных, записывается врегистре 78 данных, а также устанавливается в единичное состояниетриггер 87, так как на его. вход свыхода блока 8 поиска свободных страниц по цепи 26.1 поступает сигнал,равный единице и указывающий на наличие свободной страницы в блоке 5 буферной памяти, Сигнал запроса записис инверсного выхода триггера 87 поцепи 25.1 поступает на вход блока 7.Получив сигнал запроса записи, блок7 осуществляет захват группы 15 шини вырабатывает отрицательный сигналподтверждения записи, который по цепи 25.2 поступает на вход элементаНЕ 84. Единичный сигнал с выхода элемента НЕ 84 открывает шинный Формирователь 81, и содержимое регистра 78данных, поступающее на информационный вход шинного формирователя 81,выдается на шину 17 данных. Блок 7осуществляет запись этого байта вблок 5 буферной памяти, При поступлении отрицательного сигнала запросазаписи триггер 87 устанавливается висходное состояние. По завершениюзаписи байта данных в блок 5 буферной памяти в блоке 7 сигнал подтверждения записи становится. равным единице, в результате шинный Формирователь 81 закрывается. Параллельно сэтим происходит прием следующих битов данных в сдвиговой регистр 63 и подсчет числа принятых битов в счетчике 64 бит. Как только содержимое счетчика 64 бит станет равным "7", указанный процесс записи следующего байта данных в блок 5 буферной памяти повторится. И так продолжается до тех пор, пока схема определения конца приема кадра не определит коцец кадра. В результате этого на инверсном выходе формирователя 82 сформируется отрицательный импульс конца записи, который установит в исход" ное состояние триггеры 74 и 83. Указанный отрицательный импульс конца записи по цепи 25.3 поступает в блок 7. По этому сигналу в блоке 7.восста"навливается значение начального адреса внутри страницы. На прямом выходеФормирователя 82 сформируется положительный импульс, который поступает на вход элемента И-НЕ 89, на второй вход которого поступает сигнал, равный единице, с прямого выхода триг гера 85, На выходе элемента И-НЕ 89 появляется сигнал конца записи, равный нулю. Этот сигнал с. выхода элемента И-НЕ 89 по цепи 26.2 поступает в блок 8 поиска свободных страници запускает в нем механизм маркирования занятой принятым кадром страницы и поиска свободной страницы. Отрицательный импульс с инверсного выхода формирователя 82 поступает на первый вход элемента И-НЕ 86, на выходе которого появляется положительный импульс, поступаюпцюй на синхровход регистра 68 состояния, На управляющий вход мультиплексора 93 поступает сигнал, равный единице, с прямого выхода триггера 85, В результате этого код номера страницы, поступающий по цепи 26., с выхода блока 8 поиска свободных страниц на первый информационный вход мультиплексора 93, и сигнал, равный единице, с прямого выхода триггера 85 транслируется на выход мультиплексора 93. Полученный, таким образом, код поступает на информационный вход регистра 68 состоя" ния, При поступлении на синхровход регистра 68 состояния положительного импульса с выхода И-НЕ 86 этот код записывается в регистр 68 состояния, Одновременно положительный импульсс выхода элемента И-НЕ 86 устанавлива+1 ет в единичное состояние триггер 75. ВСигнал, равный единице, с прямого5 10 15 20 25 30 35 40 45 50 55 ныхода триггера 75 поступает на вход усилителя-передатчика 76, на выходе которого формируется сигнал прерывания по концу записи кадра, который по цепи 18.5 шины 18 управления поступает в блок 2 сопряжения шин. Положительный импульс с выхода элемента И-НР 86 также поступает на вход элемента НЕ 90На выходе элемента НЕ 90 появляется отрицательный импульс, который поступает на вход сброса триггера 85 и сбрасывает триггер 85 в исходное (нулевое) состояние.Получив сигнал, прерывания, блок 2 сопряжения шин прерывает выполнение программы микропроцессором 1 и переводит ее на обработку принятого прерывания. Обрабатывая принятое прерывание, микропроцессор 1, используя блок 2 сопряжения шин, .выполняет следующие действия. С адресных выходов блока 2 сопряжения шин на шину 16 адреса выдается код адреса регистра 68 состояния. С шины 16 адреса код адреса поступает на адресный вход дешифратора 92 адреса. Сигнал с выхода дешифратора 92 адреса поступает на второй вход элемента ИЛИ-НЕ 67, на первый вход которого затем поступает сигнал с цепи 18.3 шины 18 управления. При поступлении сигнала с цепи 18.3 шины 18 управления сигнал на выходе элемента И-НЕ 67 меняет свое значение с нуля на единицу. Сигнал с выхода элемента ИЛИ-НЕ 67 поступает на управляющий вход шинного формирователя 71. Содержимое регистра 68 состояния, поступающее на информационный вход шинного Формирователя 71, транслируется на его выход. С его выхода сформированный байт состояния поступает на шину 17 данных, затем в блок 2 сопряжения шин. Сформированный байт состояния содержит информацию о нормальном завершении операции запиги кадра и номере заполненной страницы блока 5 буферной памяти. Сигнал с выхода элемента ИЛИ-НЕ 67 также поступает на вход элемента НЕ 91. Отрицательный сигнал с выхода элемента НЕ 91, поступающий на вход сброса триггера 75 прерывания устанавливает его в исходное (нулевое) состояние. Кадр данных, выдаваемый через передатчик приемопередатчика 9 в моноканал, должен содержать преамбулу, ограничитель начала кадра, за которы ми следуют биты данных, первые 48 из которых представляют собой адрес получателя.Блок выдачи кадра формирует кадр из блока данных, предназначенных для выдачи в моноканал, т.е. Формирует преамбулу, ограничитель начала кадра, за которым затем следуют данные, получаемые из блока 5 буферной памяти.При наличии в блоке 5 буферной памяти данных, полученных от основной ЭВМ и предназначенных для выдачи в моноканал, микропроцессор 1 через блок 2 сопряжения шин и группу 15 шин записывает в блок 7 значение начального адреса памяти и значениесдлины блока, Блок 7, получив эти данные, формирует сигнал наличия данных, Этот сигнал по цепи,25.5 поступает на синхровход триггера 98.По положительному Фронту сигнала наличия данных триггер 98 устанавливается в единичное состояние, Послеустановки в единичное состояние триггера 98 на оба входа элемента И 99поступают сигналы, равные единице.Сигнал с выхода элемента И 99 является сигналом запроса чтения, Сигнал запроса чтения по цепи 25,7 поступает на вход блока 7. Блок 7 захватывает группу 15 шин, выполняетоперацию чтения памяти и формируетсигнап подтверждения чтения, который с выхода указанного блока по цепи 25.4 поступает на синхровходырегистра 95 данных и триггера 96.Считанный из блока 5 буферной памяти байт данных с шины 17 данных поступает на информационный вход регистра 95 данных. При поступлении по це"пи 25.4 сигнала подтверждения чтениябайт данных заносится в регистр 95, данных и одновременно устанавливается в единичное состояние триггер 96. Сигнал, равный нулю, с инверсноговыхода этого триггера поступаетна первый вход элемента И 99. Сигнална выходе элемента И 99 становитсяравным нулю. Байт данных хранится врегистре 95 данных до момента окончания выдачи преамбулы и ограничителяначала кадра в передатчик приемопередатчика 9,47822Одновременно с этим начинается выдача преамбулы кадра. На инверсном выходе триггера 98 появляется сигнал, равный нулю. Этот сигнал поступает на входы сброса счетчика 100 бит и счетчика 101. Содержимое счетчика 100 бит и счетчика 10 равно нулю, так как до поступления сигнала наличия данных на их входы сброса поступал сигнал, равный единице с инверсного выхода триггера 98, Сигнал, равпьй нулю, с первого выхода счетчика 100 бит поступает на первый вход элемента И-НГ 105, на второй вход15 которого поступает сигнал, равный единице, с выхода элемента И-НЕ 103. На выходе элемента И-НЕ 105 сигнал равен единице и поступает на первый информационный вход мультиплексора 20 111. Так.как триггер 106 еще не установлен, то сигнал, равный нулю, с прямого вйхода этого триггера поступает на управляющий вход мультиплексора 111 и разрешает прохожде ние единичного сигнала с первого информационного входа на выход мультиплексора 111 Сигнал с выхода мультиплексора поступает в передатчик приемопередатчика 9. Как только триг- ЗО гер 98 установится в единичное состояние, то на второй вход элемента И 110 поступит сигнал, разрешающий прохождение тактовых импульсов, поступающих на второй вход этого элемента, на выход элемента И 110. Сигнал на выходе мультиплексора 111 представляет собой первый бит преамбулы и при появлении первого же так" тового импульса на выходе элемента 40 И 110 этот бит в сопровождении тактового импульса поступит в передатчик приемопередатчика 9. Тактовые импульсы с выхода элемента И 110 поступают в передатчик приемопередатчика 9. 45 Одновременно первый тактовый импульс после установки в единичное состояние триггера 98, поступающий на последовательный вход счетчика 100 бит, производит модийикацию содержимого счетчика 100 бит, на первом выходе которого после первого тактового импульса появится сигнал, равный единице, Этот сигнал поступает на первый вход элемента И-НЕ 105, на выходе которого появляется сигнал, равный нулю, так как сигнал на выходе элемента И-НЕ 103 не изменил своего значения. Сигнал, равный нулю, с выхода элемента И-НЕ 105 поступает на первый информационный вход мультиплексора 111. Нулевой сигнал с первого информационного входа транслируется на выход мультиплексора 111. При поступлении второго тактового импульса после установки триггера 98 подготовленный второй бит преамбулы, равный нулю, в сопровождении второго тактового импульса поступит в передатчик приемопередатчика 9. При поступлении третьего тактового импульса после установки в единичное состояние триггера 98 с выхода мультиплексора 111 следующий бит преамбулыравный единице, в сопровождении так тового импульса поступает в передатчик приемопередатчика 9. Таким образом, при поступлении восьми тактовыхнимпульсов ца последовательнйй входсчетчика 100 бит с выхода мультиплексора 111 в передатчик приемопередатчика 9 поступит код 10101010; Каждыйбит этого кода сопровождается тактовым импульсом, поступающим в передатчик приемопередатчика 9. Как только в счетчике 100 бит содержится число и ц7, то при поступлении следующего восьмого импульса на последовательный вход счетчика 100 бит по заднему отрицательному фронту сигнала натретьем выходе счетчика 100 бит, пос.тупающему на.последовательный . вход счетчика 101, на первом выходе счетчика 101 установится сигнал, равный единице. Таким образом, счетчик 101 осуществляет подсчет числа октетов (кода 10101010) преамбулы, выданных в передатчик приемопередатчика 9.После выдачи восьми октетов кода .10101010 преамбулы на четвертом выходе счетчика 101 устанавливается сигнал, равный единице. После выдачи последнего бита преамбулы начинается выдача ограничителя начала кадра - кода 10101011. Формирование первых битов ограничителя начала кадра. происходит также как указано. После поступления семи тактовых импульсов ограничителя начала кадра содержимое счетчика 100 бит становится равным "7", поэтому на выходе элемента И 102 появляется сигнал, равньй единице. Единичный сигнал с выхода элемента И 102 поступает на вход эле- мента И-НЕ 103, на другой вход которого постугает единичный сигнал с четвертого выхода счетчика 101. На782,восходе элемента И-НЕ 103 появляется сигнал, равный нулю. Этот сигнал поступает на вход элемента И-НЕ 105,На выходе элемента И-НЕ 105 устанав-.5 ливается сигнал, равный единице, При поступлении следующего тактового импульса последний бит ограничителяначала кадра, равный единице, поступит в передатчик приемопередатчика 9, 10 36 датчик приемопередатчика 9. Так как сигнал на выходе элемента И 102 становится равен нулю (изменяется содержимое счетчика 98 бит), то по следующему положительному импульсу, сформированному элементом И 109, происходит сдвиг на единицу содержимого сдвигового регистра 108. Го следующим тактовым импульсом второй информационный бит поступит в передатчик приемопередатчика 9. Таким образом, передаются семь информационных битов. После передачи семи информационных битов содержимое счетчика 100 бит становится равным "7", на выходе элемента И 102 сигнал меняет свое значение с нуля на единицу,На вход сдвигового регистра 108 поступает сигнал, равный единице, Припоступлении следующего тактовогоимпульса последний восьмой информационный бит передается в передатчикприемопередатчика 9, и затем следующий байт данных, хранящийся в регистре данных 95," запиюется в сдвиговойрегистр 108. По каждому следующемутактовому импульсу происходят выдача информационного бита байта в передатчик приемопередатчика 9 и сдвигинформации на один разряд в сдвиговом регистре 108, После выдачи последнего байта кадра, предназначенного для передачи в моноканал, блок 7 сбрасывает сигнал наличия данных и формирует сигнал конца чтения, который по цепи 25,6 поступает в узлы приема кадра 23 и выдачи кадра 24, Отрицательный импульс сигнала конца чтения поступает на второй вход элемента И-НЕ 86. На управляющий вход мультиплексора 93 поступает сигнал, равный нулю, с прямого выхода триггера 85. В ре" зультате этого бит, указываиций на заверщение операции чтения и поступающий в узел 23 приема кадра по цепи 94, поступает на информационный вход регистра 68 состояния. На выходе элемента И-НЕ 86 при поступлении от рицательного импульса конца чтения формируется положительный импульс, При поступлении положительного фронт та этого импульса на синхровход регистра 68 состояния бит завершения операции чтения заносится в регистр 68 состояния, Одновременно по положительному Фронту этого импульса устанавливается и единичное состояниеИзобретение относится к цифровой вычислительной технике и может быть использовано в распределенных вычислительных системах и сетях ЭВМ, особенно в локальных сетях для организации взаимодействия между компонентами сетей и систем.Целью изобретения является повышение производительности станции, О которая обеспечивает работу устройства с высокоскоростными каналами связи, например с моноканалом, в котором скорость передачи данных 10 Мбттт/с. 15На Фиг, представлена структурная схема станции; на фиг,2 - Функциональная схема блока сопряжения шин; на Фиг.З - Функциональная схема блока поиска свободных страниц; на Фиг.4-20 схема учла приема кодра; на фиг.5 Функциональная схема учла; на Фиг,6 - Функциональная схема блока сопряжения с основной ЭВМ; на Фиг.7 схема блока сопряжения с каналом свя зттСтанция (Фиг.1) содержит блок 1 управления обменом (микропроцессор), блок 2 сопряжения шин, блок 3 памяти программ, блок 4 сопряжения с ЭВМ, 30 блок 5 буферной памяти, блок 6 сопряжения с каналом связи, бгток 7 прямого доступа в память, блок 8 поиска свободных страниц, приемопередатчик 9 и блок 10 памяти свободных 35страниц.Микропроцессор 1, блок 2 сопряжения шин и блок 3 памяти объедттненътпосредством группы 11 шин, включающей шины адреса 12, даттттьтх 13 и управления 14.Пина 4 управления состоит изцепи 4.1 сигнала "Подтверждение прерывания", цепи 14.2 сигнала "Чтениепамяти", цети 14.3 сигнала "Прерыва-.45ние в микропроцессор", цепи 14.4сигнала "Запись в память", цепи 14.5сигнала "Чтение регистра", цепи 14.6сигнала "Запись тт регистр",С другой стороны блок 2 сопряже-.ния шин подключен к группе 15 шин,включающей нтитты адреса 16, датнтых 17и управления 1 Я.1(ина 1 Я управления состоит иэцепи 18.1 сигнатта "Чтение буфернойпамяти", цетти 18,2 сигнала "Запись вбуферную помять", цепи 18.3 сигнала"Чтение регистра", цепи 18,4 сигнала "Зались н регистр", цепи 8.5 сигнала "Прерывание от блока 4 сопряжения с ЭВМ, цепи 18.6 сигнала "Прерывание от блока 6 сопряжения с каналом связи 1.Блок 4 сопряжения с ЭВМ подключается к интерфейсу ЭВМ с помощью группы 19 шин, состоящей из шин управлеттття 20, адреса 21 и данных 22, В качестве ЭВМ могут быть использованы ЭВМ серии ЕС или СМ. В изобретении используется СМ ЭВМ, имеющая интерФейс "Общая шина".Блок 6 содержит узлы приема кадра 23 и выдачи кадра 24 и приемопередатчик 9.Блок 7 прямого доступа в память связан с блоком 6 с помощью группы 25 шин, связанным с блоком 8 поиска свободных страниц с помощью группы шин 26 связанным с блоком 10 памяти с помощью шин 27 и 28.Блок 2 сопряжения шин содержит шинный Формирователь 29, регистр 30 данных, - элемент КП( 31, шинный Формирователь 32, элемент ИЛИ 33, усилители-передатчики 34-37 группы, шинный формирователь 38, узел 39 прерывания, регистр 40 страниц, шинный Формирователь 41, дешифратор 42 адреса (Фиг.2),Блок 8 поиска свободных страниц содержит дешиФратор 43 адреса, третий элемент НЕ 44, первый триггер 45, элемент ИЛИ-НЕ 46, регистр 47 (номера освобождаемой страницы), третий элемент И 48, второй триггер 49, Формирователь 50 импульса, второй элемент НЕ 51, второй элемент И 52, Формирователь 53 импульса, первый элемент И 54, второй элемент И-НЕ 55, третий элемент И-НК 56, счетчик 57 (номера страницы), шинный Формирователь 58, мультиплексор 59, четвертьгй элемент И 60, первый элемент НЕ 61 и первый элемент И-НЕ 62 (Фиг.З).В блоке 6 сопряжения с каналом связи узел 23 приема кадра содержит сдвиговый регистр 63., счетчик 64 бит, счетчик 65 байт, второй элемент НЕ 66, элемент 67 ИЛИ-НЕ, ре- гистр 68 состояния, третий элемент И 69, селектор 70 начала кадра, первт.тй шинный Формирователь 71, постоянную память 72, четвертый элемент И 73, второй триггер 74, первый трйггер 75, усилитель-передатчик 76, схему 77 сравнения, регистр 78 данттих, второй элемент И 79, первый45 триггер 75 прерыванияДалее всепроисходит так, как в узле приемакадр а,узле выдачи кадра отрицательныйимпульс конца чтения поступает навход элемента НЕ 114. С выхода элемента НЕ 114 положительный импульспоступает ца первый вход элементаИ-НЕ 104. При достижении счетчиком 10100 бит позиции "7" с выхода элемента И 102 ца второй вход элементаИ-НЕ 104 поступает сигцап, равныйединице, На выходе элемента И.104 появляется отрицательный импульс. 15Этот импульс поступает ца входы сброса триггеров 98 и 106 и устанавливает их в исходное (нулевое) состояние,Блок 4 сопряжения с ЭВМ предназначен для энергетического и логического 20сопряжения группы , 15 шиц с ЭВМ, имеющей интерфейс "Общая шина" (011)ЭВМ, имея блок данных для передачи в моноканал, устанавливает на адресной шине 21 адреса код адреса регистра состоянияЭтот код с шины 21адреса поступает на адресный входдешифратора 116 адреса. Сигнал с первого выхода дешифратора 116 адресапоступает на вход элемента И 123;на другой вход которого поступает сцепи 20.1 синхросигнал. Строб, получаемый на выходе элемента И 123,поступая на управляющий вход регистра 125 состояния, записывает в этот регистр данные, поступающие с шины 22 дан-;ных на информационный вход этого регистра, при условии, что сигнал на шине20.2 равен единице.По факту записи этой инициативной 40информации в регистр 125 состояниясигнал на первом выходе этого регистра меняет свое значение с нуля наединицу. Указанный сигнал поступаетна вход усилителя-передатчика 127и является сигналом прерывания отЭВМ, С выхода усилителя-передатчика127 сигнал поступает на цепь 18.6шины 18 управления. Данный сигнал сцепи 18.6 шины 18 управления поступает на вход блока 2 сопряжения шин.Получив сигнал, блок 2 сопряженияшцн прерывает выполнение рабочейпрограммы микропроцессором 1 и переводит ее на обработку полученногопрерывания. Обрабатывая прерывание,микропроцессор 1, используя блок 2сопряжения шин и группу 15 шин, производит считывание этой инициативной информации. Для этого с адресныхвыходов блока 2 сопряжения шиц нашину 16 адреса поступает код адресарегистра 125 состояния. С шины 16адреса код адреса поступает на входдешифратора 132 адреса. Сигнал с первого выхода дешифратора 132 адресапоступает на управляющий вход шинного формирователя 124, на информационный вход которого поступает содержимое регистра 125 состояния. Затемс выхода блока 2 сопряжения шин нацепь 18.3 шины 18 управления поступает сигнал "чтение". С цепи 18,3указанный сигнал поступает на управляющий вход шинного формирователя124. шинный формирователь 124. открывается. 1(од, находящийся на информационном входе шинного формирователя 124, транслируется на его выходи поступает на шину 17 данных, скоторой этот код поступает в блок 2 сопряжения шин, из блока 2 сопряженияшин - в микропроцессор 1, Микропроцессор 1, определив по полученномукоду наличие в ЭВМ блока данных длявыдачи в моноканал, используя блок2 сопряжения шин и группу 15 шин,записывает в блок 4 сопряжения с ЭВМначальный адрес памяти, состоящийиз кода номера свободной страницычасти блока 5 буферной памяти,предназначенной для приема данных изЭВМ, и кода адреса внутри страницы.Для этого с адресных выходов блока2 сопряжения шин на шину 16 адресапоступает код адреса адресного регистра 131. С шины 16 адреса этот .код поступает на вход дешифратора132 адреса, Сигнал с второго выхода1дешифратора 132 адреса поступает напервый вход элемента И 133, на второйвход которого затем с цепи 18.4 шины18 управления поступает сигнал "За"пись", сформированный блоком 2 сопряжения. На информационный. вход адресного регистра 131 с шины 17 дан-.ных поступает код начального адреса,выдаваемый с информационных выходовблока 2 сопряжения шии на шину 17данных. При появлении сигнала "За.лись" на выходе элемента И 133 сигнал изменяет свое значение с нуляна единицу. Этот сигнал поступаетца управляющий вход адресного регистра 131 и производит занесение коданачального адреса в адресный регистр131, Затем с адресных выходов блока30 2 сопряжения шин на шину 16 адресапоступает код адреса регистра 26состояния микропроцессора 1. Этоткод поступает на вход дешифратора132 адреса. С первого выхода дешифратора 132 адреса сигнал поступаетна управляющий вход регистра 26 состояния микропроцессора 1. С информационных выходов блока 2 сопряжения 10шин на шину 17 .данных поступает определенный код. Этот код поступаетнаинформационный вход регистра 126состояния микропроцессора 1. Затем свыхода блока 2 сопряжения шин на 15цепь 18.4 пины 18 управления поступает сигнал записи. При поступлении сцепи 18.4 сигнала "Запись" на управляющий вход регистра 126 состояния определенный код заносится в регистр 126 состояния, Факт записи вызывает изменение сигнала с нуля наединицу на первом выходе этогорегистра. Сигнал с первого выхода регистра 126 поступает на вход узла 25129 прерывания и запускает его, С пер. ного выхода узла 129 прерывания на цепь 20.3 поступает сигнал, При поступлении сигнала. ка вход узла 129 прерывания с цепи 20.6 с информационного выхода этого узла на шику 22 данных поступает вектор прерывания. Одновременно с второго выхода узла 129 прерывания на цепь 20,4 поступает сигнал. Получив прерывание, ЭВМ читает регистр 126. Для этого ЭВМ устанавливает код адреса регистра 126 состояния на шину 21 адреса, который поступает на вход дешифратора 116 адреса, Сигнал с первого выхода дешифра тора 116 адреса поступает на второй вход элемента И 123, ка первый вход которого поступает сигнал с цепи 20.1. Сигнал с выхода элемента И 123 поступает на управляющий вход Формиро вателя 128, на информационный вход которого поступает содержимое регистра 126 состояния, С цепи 20,2 на вход элемента НЕ 119 поступает сигнал, так .как он равен нулю, то сигнал на выходе элемента НЕ 119 равен 50 единице. Этот, сигнал поступает на управляющий вход Формирователя 128, который открывается, а содержимое регистра 126 состояния поступает на шину 22 данных и затем в ЭВМ. По55 полученной информации ЭВМ определяет,что станция готова к записи данныхв блок 5 буферной памяти. ЭВМ устанавливает на шине 21 адреса определенньп адрес, Этот адрес с шины 21адреса поступает на вход дешифратора 116 адреса. Сигнал с второго выхода дешифратора 116 адреса поступает на вход элемента И 115, на другойвход которого поступает сигнал сцепи 20.1Сигнал с выхода элементаИ 115, равный единице, поступает наупранляющий вход шинного Формироваетля 130, на информационньп входкоторого поступает содержимое (на-,чальньп адрес) регистра 131. ШинныйФормирователь 130 открывается и начальный адрес с входа шинного Фор-.мирователя 130 транслируется на еговыход и поступает на шику 16 адреса.Сигнал с выхода элемента И 115 также поступает на первый управляющийвход шинного Формирователя 122, наинформационный вход которого поступает код данных с шины 22 данных.Гсли сигнал, поступающий с цепи20,2 на управляющий вход шинного Формирователя, 1 22, равен единице, то шинный Формирователь 122 открывается,а код данных с его входа транслируется на выход и поступает на шину 17данных. Кроме того, сигнал с выходаэлемента И 115 поступает на вход усилителя-передатчика 117, на другойвход которого .поступает сигнал поцепи 20,2, равный единице. На выходеусилителя-передатчика 117 появляетсясигнал, поступающий на цепь 18,2 шины 18 управления. На адресный и инФормационньп входы блока 5 буфернойпамяти поступают начальный адресячейки памяти и данные с шин адреса16 и данных 17 соответственно. Припоступлении сигнала с цепи 18,2 шины 18 управления на вход блока 5 буФерной памяти происходит запись данчых в блок 5 буферной памяти. По зад-нему Фронту сигнала с выхода элемен"та И 115, поступающего на управляющий вход регистра 131, происходитувеличение содержимого регистра 131ка единицу, т.е, н регистре 131 содержится адрес для записи следующего байта, После записи всего блокаданных н блок 5 буферной памяти ЭВМвыполняет операцию записи соответствующего кода в регистр 125 состояния. Процесс записи этого определен+ного кода происходит так же, как ипри записи н регистр 125 состоянияинформации о наличии блока данных дляпередачи в моноканал. Блок 4 сопряясения с ЭВМ также вырабатывает сигнал прерывания, которьй с цепи 18,6 шины 18 управления поступает в блок 2 соп 5 ряжения шин. Микропроцессор 1, отрабатывая прерывание, производит считывание этого определенного кода из регистра 125 состояния так же, как указано, 10 1Блок 4 сопряжения с ЭВМ выполняет операцию чтения данных из блока 5 буферной памяти, следующим образом. Для инициялиз аци 11 чте 11 ия да 1 ых мик 110- процессор 1, используя блок 2 сопряжения шин и гругпу 15 шин, записывает в регистр 131 начальньй адрес памяти. Затем записывает в рег 1 стр 126 состояния определенную информацию, укаэываюпую иа необходелость выпол нения операции чтения данных и после-. дующей выдачи ее 11 ЭВг 1, Запись и регистры 1 31 и 126 и обработка преры- ва 1 Ии от блокасопряжения с ЭВ 1125 выполняются точно также, как и при выполнении команды записи данных в блок 5 буферной памяти.,Обрабатывая прерывание, ЭВМ считывает эту определенную ин 4 орыацию из регистра 126 состояния. Лроаналэировав эту инфор мацио, ЭВМ запускает блок 4 сопряжения с ЭВМ на выполнение чтения памяти. ЭВМ устанавливает на шине 21 адреса определенньй адрес. Этот адрес с шины 21 адреса поступаетна вход дешифратора 116 адреса, Сигнал с второго выхода его поступает на первый вход элемента И 115, на второй вход которого поступает сигнал с цепи 20.1. Сигнал с .выхода элемента 40 И 115, равный единице, поступает на управляющий вход шинного формирова" теля 130, на информационньй вход которого поступает содержимое (начальный адрес) РегистРа 131. 1 цинный 45 формирователь 130 открывается и начальный адрес с входа шинного формирователя 130 транслируется на его выход и поступает на шину 16 адреса. Сигнал с выхода элемента.И 115 также поступает на управляющий вход регистра 120 и вход усилителя-передат" чика 118, на другой вход которого поступает сигнал, равный единице, с выхода элемента НЕ 119, так как сигнал, поступающий на вход элемента НЕ 119 с цепи 20,2, равен нулю. На выходе усилителя-передатчика 118 появляется сигнал, поступающий на цепь 18,1 шины 18 управления. С шины 16 адреса начальный адрес поступает на адресньй вход блока 5 буферной памяти. При поступлении на вход бло; ка 5 буферной памяти сигнала с цепи 18.1 шины 18 управления данные, записанные по указанному адресу, посту пают с информационных выходов блока 5 буферной памяти на шину 17 данных. С шины 17 данных данные поступают на информационный вход Регистра 120.Так как на управляющий вход регистра 120 поступает с выхода элемента НЕ 119 сигнал, равный единице, то происходит запись в регистр 120 посту". пилпих данных. Содержимое регистра 120 поступает на информационный вход формирователя 121, Формирователь 121 открывается и содержимое регистра 120 поступает на шину 22 данных. В остальном процесс происходит также, как и в случае записи данных в блок 5 буферной памяти,Формула изобретения1. Станция локальной сети, содержащая блок управления обменом, блок памяти программ, блок сопряженпя с ЭВМ, блок сопряжения с каналом связи, блок буферной памяти, блок сопряжения шин, причем первый, второй и третий выходы блока управления обменом соответственно через первые шины адреса, данных и управления соединены с адресным, информационным и "управляющим входами блока памяти программ, информационный выход которого через первую шину данных соединен с входом команды блока управления обменом, адресный вход блока сопряжения шин соединен че" рез первую адресную шину с первым выходом блока управления обменом, группа входов чтения-записи блока сопряжения шин через первую шину управления соединена с третьим выходом блока управления обменом, вход- выход прерывания которого соединен с входом-выходом прерывания блока сопряжения,шин, первые информациои+ ные вход и выход блока сопряжения шин соединены соответственно через первую шину данных с вторым выходом и входом состояния блока управления обменом, вторые .информационные вход и выход блока сопряжения шин соединены через вторую шину данных с ин 1 28221формационными выходами и входамиблока сопряжения с ЭВМ, блока буфер - ной памяти, блока сопряжения с каналом связи, выход прерывания блока сопряжения с каналом соединен через вторую нину управления с входом прерывания блока сопряжения шиц, выходы записи-чтения блока сопряжения сЭВМ через вторую шину управления сое динеиы с управляющими входами блока буферной памяти, а выход прерывания через вторую нину управления с вхо-.дом прерывания блока гопряжения щиц, адресный выход блока г.опряжения с ЭВМ 15 через вторую адресную шину соединен с адресным входом блока буферной памяти, о т л и ч а ю щ а я с я тем, что, с целью повышения производительности, в цее введецы блок прямо го доступа в память, блок поиска свободных страниц и блок памятисвободных страниц, причем адресный вход-выход блока прямого доступа в память через вторую адресную шину соединен с адресным входом-выходом блока поиска свободных страниц, адресным входом блока сопряжения с каналом связи, адресным выходом блока сопряжения щиц, адресцым входом бло- З 0 ка буферной памяти и адресным входом- выходом блока сопряжения с ЭВМ, информационный вход-выход блока прямо - го доступа в память через вторую шину данных соединен с информационны- З 5 ми входами-выходами блока сопряжения с каналом связи, блока буферной памяти, вторыми информационными входом и выходом блока сопряжения шин, информационным входом блока поиска 0 свободных страниц, входы чтения-записи блока сопряжения с ЭВМ через вторую шину , управления соединены с группой выходов чтения-записи блока сопряжения шин, выходом чтения блока сопряжения с каналом, входом-выходом чтения-записи блока прямого доступа в память и входом записи блока поиска свободных страниц, вход разрешения выдачи адрег ц вход призна ка занятости которого соединены соответственно с выходом подтверждения записи блока прямого доступа в па" мять и выходом занятости страницы блока памяти свободных страниц, груп пы адресных, информационных и управляющих входов которого соединены с группами одноименных выходов блока поиска свободных страниц, первая ц вторая группы режимных входов-выходов блока соп.ряжения с каналом соединены соответственно с группами режимных входов- выходов блока прямого доступа в память и блока поиска свободных страниц,2, Гтацция по п,1, о т л и ч а юш а я с я тем, что блок сопряжения щин содержит четыре шинных формирователя, два элемента Е 1 И, регистр данных, регистр страниц, депппЪратора адреса, уз ел прерывания. и группы усилителей-передатчиков, причем выходы первого и входы второго шинных формирователей соединены соответственно с первыми информационными выходом и входом блока, информационные входы регистра данных и выходы второго щцнцого формирователя соединены соответствеццо с вторыми инфор" мационными входом и выходом блока, выходы регистра данных соединены с информационными входами первого шинного формирователя, адресный. вход блока соединен с информационным входом третьего шинного формирователя и входами дещифратора адреса, первый выход которого соединен с входом разрешения регистра страниц, а второй выход - с разрешающими входами с первого по четвертый шинных формирователей усилителей-передатчиков группы, выходы третьего и четвертого шинных формирователей соединены с адресным выходом блока,информационные входы четвертого шинного формирователя соединены с вйходами регистра страниц, информационные входы которого соединены с первым информационным входом блока, первый и второй входы первого элемента ИЛИ соединены соответственно с линиями, "Чтение памяти" и "Чтение регистра" группы входов чтения-записи блока, а выход - с синхровходом регистра данных и стробируюшим входом первого шинного формирователя, первый и второй входы второго элемента ИЛИ соединены соответственно с линиями "Запись в память" и "Запись в регистр" группы входов чтения-записи блока, а выход - со стробирующим входом второго шинного формирователя, информационные входы усилителей-передатчиков группы соединены с линиями "Чтение памяти", "Запись в память", "1 тецие регистра" и "Запись в регистр" группы входов чтения-за47822писи блока, выходы усилителей-передатчиков группы образуют группу выходов чтения-записи блока, первый и второй входы запросов узла преры 5 валия образуют вход прерывания блока, вход разрешения и выход сигнала прерывания которого образуют вход-выход прерывания блока, выход адреса прерывания узла прерывания соединен О с первым информационным выходом блока. 30 3. Станция по п.1, о т л и ч а - ю щ а я с я тем, что блок поиска 15 свободных страниц содержит дешийратор адреса, регистр, два триггера, два формирователя импульса, счетчик, мультиплексор, четыре элемента И, три элемента И"1 Е, элемент ИЛИЕ, 20 три элемента ПЕ и шинный формирователь, причем входы дешифратора адреса и выходы шинного формирователя соединены с адресным входом-выходом блока, информационные входы регистра соединены с инйормационным входом блока, а синхровход и вход. сброса- соответственно. с выходами элемента ИЛИ-НЕ и первого элемента И, первый вход которого соединен с выходомпервого элемента И-НЕ, первый и второй входы которого соединены соответственно с выходами первых элемента НЕ и формирователя импульса, входы которых объединены и подключены к инверсному выходу регистра, подключенному к управляющему входу мультиплексора, первый и второй информационные входы которого соединены соответственно с группами выходов ре"; 40 гистра и счетчика, вход сброса блока соединен с входом сброса первого триггера, входом установки второго триггера, вторым входом первого элемента И и через второй элемент НЕ 4 д с входом сброса счетчика, счетный вход которого соединен с выходом второго элемента И, первый и второй входы которого соединены соответственно с выходом третьего .элемента И и инверсным выходом второго триггера, вход данных которого через третий элемент НЕ соединен с входом признака занятости блока, выход вто-, рого элемента И чеРез второй формирователь импульса соединен с первыми входами второго и третьего элементов И-НЕ, вторые входы которых соединены соответственно с прямым и инверсным выходами первого триггера, выход первого формирователя импульса соединен с первым входом четвертого элемента И, второй вход которого, первый вход третьего элемента И и синхровход первого триггера соединены с выходом второго элемента И-НЕ, выход третьего элемента И-НЕ соединен с синхровходом второго триггера и вторым входом третьего элемента И, выход дешийратора адреса соединен с первым входом элемента ИЛИ-НЕ, второй вход которого является входом записи блока, группа выходов счетчика соединена с группой инйормациошпх входов шинного формирователя, управляющий вход которого . является входом разрешения выдачи адреса блока, прямой выход второго триггера, установочный вход первого триггера, объединенный с входом сброса второго триггера, и группа выходов счетчика образуют группу режимных входов-выходов блока, выходы, четвертого элемента И и третьего элемента И-НЕ, прямой выход первого триггера и группа выходов мультиплексора образуют соответственно группы улравляющнхх, информационных и адресных выходов о блока, прямой выход первого триггеРа соединен со стробирующим входом второго йормирователя импульса.4. Станция по п.1, о т л и ч а ющ а я с я тем, что блок. сопряжения с ЭВМ содержит узел прерывания, два дешифратора адреса, три усилителя- передатчика, пять шинных формирователей, четыре регистра, три элемента И и элемент НГ, причем входы перЙого дешифратора адреса являются входом адреса от ЭВМ блока, а первый и второй выходы соединены с первыми входами первого и второго элементов И, вторые входы первого и второго элементов И, инйормационньп вход первого усилителя передатчика, вход элемента НЕ, управляющий вход первого шинного йормирователя, управляющий вход первого ре" гистра, входы запроса и выходы разрешения прерывания узла прерываний образуют группу управляющих входов- выходов от ЭВМ блока, выходы второго и третьего шинных формирователей, выход вектора прерывания узла прерйваний и инйормационные входы первого регистра и первого шинного формирователя образуют группу информа ццоццых входов-вь 1 хопов от ЗВМ блока, выход первого элемента И соединен со стробирукаим входом второго и третьего регистров, управляющими 5 входами первого и второго усилителей- передатчиков, стробирующими входами первого, второго и третьего шшшых формирователей, выход элемента НЕ соединен с информационным входом 10 второго усилителя-передатчика управляющими входами второго регистра второго и четвертого шинных Ьормцрователей, выход второго элемента И соединен со стробирующчми входами 15 первого регистра и четвертого шинного формирователя, информационные входы второго, третьего и четвертого регистров и ицАормаццонные выходы первого и пятого шинных формиро вателей образуют соответственно информационные входы и выходы блока выходы первого и второго усилцтглейпередатчцков образуют ныходь 1 чтециязаписц блока, упранля 1 ящий вход пятого шинного Аормиронателя и управляющий вход четвертого регистра, объединенный с первым входом третьего элемента И, образуют входы чтения-записи блока, а их стробирующие входы 30 соединены с первыми выходами второго дещиАратора адреса, второй выход которого соединен с вторым входом третьего элемента И, выход которого соединен с управляющим входом третьего регистра, группа входон второго дешиАрятора адреса и группа выходов третьего шинного Аормирователя являются адресными входом и выходом блока, выход второго регистра соединен 40 с инАормационным входом второго шинного формирователя, группа выходов первого регистра соединеня с группой информационных. входов пятого шинного формирователя, нход третьего усилителя-передатчика соединен с выходом соответствующего разряда первого.регистра, а выход является выходом прерывания блока, группа выходов четвертого регистра соединена с группой информационных входов четвертого шин 50 ного формирователя, инАормационный вход узла прерываний соединен с выходом соответствующего разряда чет. вертого регистра, группа выходов55третьего регистря соединена с группой информационных входов третьего шинног о формирователя 5. Станция по п.1, о т л ц ч аю щ а я с я тем, что блок сопряжения с каналом связи содержит узел приема кадра; узел выдачи кадра и приемопередатчик, причем входы номера страницы, наличия свободной стра",. ницы и первый выход конца записи узла приема кадра образуют вторую группу режимных входов-выходов блока, информациоцщй выход узла приема кадра и информаццон 1 ый вход узла выдачи кадра являются соответственно шфор; мациоццыю выходами и входами блока, адресный вход уэля приема кадра является адресным входом блока, выход прерывания ц вход разрешения вьг дачи состояния узла приема кадра являются соответственно выходом прерынания и входом чтения блока, выходы запроса эяписи, второй вь 1 ход конца записи и входы подтверждешя записи и конца чтения узла приема кадра, выходы запроса чтения, конца чтения входы синхронмпульсов наличия данных узла выдачи кадра образуют первую группу режимных входов-выходов блока, инАормационный и тактовый входы узла приема кадра соединены с инАормационным и тактовым выходами приемопередатчика, инАормационный и тактовый выходы узла выдачи кадра соединень: с информацион" ным и тактовым входами приемопередатчика, информационный вход-выход приемопередатчика является нходом-вьг ходом блока н канал связи, признаковый выход узла выдачи кадра соединен с управляющим входом узла приема кадра.6. Станция по пп.1 и 5, о т л ич а ю щ а я с я тем, что узел приема кадра содержит сдвиговый регистр, счетчик бит, счетчик байт, четыре элемента НЕ, элемент ИЛИ-НК,.регистр состояния, четыре элемента И, селектор начала кадра, два шинных формирователя, постоянную память, пять триггеров, усилитель-передатчик, схему сравнения, регистр данных, два формирователя импульса, дна элемента И-НЕ, дешиАратор адреса и мультиплексор, причем вход дешифратора адреса является адресным входом узла, а вьг ход соединен с первым входом элемента ИЛИ-НЕ, второй нход которого явля ется входом разрешения выдачи состояния узла, а выход соединен с управляющим входом первого шинного фор 1473221 5 Омирователя и через первый элемент НЕ с входом сброса первого триггера, выход которого через усилитель-передатчик соединен с выходом прерывания узла, выходы регистра состояния и регистра данных соединены соответственно с информационными входами первого и второго шинных Формирователей, выходы которых образуют информацион ный выход узла, первый управляющий и информационный входы мультиплексорра являются соответственно управляющим входом и входом номера страницы узла, а выход соединен с информа ционным входом регистра состояния, информационный вход сцвигового регистра является информационным входом блока, а группа разрядных выходов - с информациопными входами 20 регистра данных и селектора начала кадра, выход которого соединен с информационным входом второго триггера, инверсный выход которого соединен с входами сброса счетчика бит и счет чика байт, выход переполнения счетчика бит соединен со счетным входом счетчика. байт,. тактовый вход узла соединен со счетным входом счетчика бит, вхоцом первого Формирователя 30 импульса, первым входом первого элемента И и через второй элемент НЕ с синхровходом второго триггере, и первым входом второго элемента И, второй вход которого соединен с инверсным выходом третьего тоиггера и инФормационным входом четвертого триггера, прямой выход которого соединен с первым входом первого элемента И-НЕ, вторым входом первого элемента И и . 10 вторым управляющим входом мультиплексора, третий вход первого элемента И соединен с выходом третьего элемента И, входы которого соединены с разрядными выходами счетчика бит, и первой группой входов постоянной памяти, вторая группа входов которой соединена с разрядными выходами счетчика байт и входами четвертого элемента И, выход постоянной памяти50 соединен с первым входом схемы сравнения, второй вход которой соединен с выходом соответствующего разряда сдвигового регистра, выход схемы сравнения соединен с информационным входом третьего триггера, синхровхоц которого соединен с выходом второго элемента И, синхровход четвертого триггера соединен с выходом четвер" того элемента И, инверсный выход первого Формирователя импульса соединен с входом второго Формирователя импульса, инверсный выход которого соединен с первым входом второго .элемента И-НЕ, входами сброса второго и третьего триггеров и является вторым выходом конца записи узла, второй вход второго элемента И-НЕ является входом конца чтения узла, а выход соединен с синхровходами ре гистра состояния и первого триггера и через третий элемент НЕ с входом сброса четвертого триггера, прямой выход второго формирователя импульса соединен с.вторым входом первого элемента И-НЕ, выход которого является первым выходом конца записи узла, выход первого элемента И соединен с синхровходами.регистра данных и пятого триггера, информационный вход и инверсный выход которого являются соответственно входом наличия свободной страницы и выходом запроса записи узла, вход подтверждения записи узла соединен с входом сброса пятого триггера и через четвертый элемент НЕ с управляющим входом второго шинного Формирователя.7. Станция по cп.1 и 5. о т л ич а ю щ а я с я тем, что узел выдачи кадра содержит регистр данных, три триггера, генератор тактовых импульсов, четыре элемента И, счетчик бит, счетчик байт, четыре элемента И-НЕ, сдвиговый регистр, мультиплексор, элемент ИЛИ-НЕ, два элемента НЕ, причем информационный вход регистра данных является информационным входом узла, а выход соединен с параллельным информационным входом сдвигового регистра, выход которого соединен с информационным входом мультиплексора, выход которого яв-. ляется информационным выходом узла, выход генератора тактовых импульсов соединен со счетным входом счетчика бит, первыми входами первого и второго элементов И и через элемент НЕ с первым входом элемента ИЛИ-НЕ, вто-. рой вход которого и второй вход первого элемента И-НЕ соединены с выходом второго элемента И-НЕ, первый вход которого соединен с выходом.последнего разряда счетчика байт, счетный вход которого соединен с выходом последнего разряда счетчика бит, выход первого разряда которого,1478221 кани соединен с вторым входом первого элемента И-НЕ, выход которого соединен с вторым информационным входом мультиплексора, инверсный выход первого триггера соединен с первым вхо 5 дои третьего элемента И, второй вход которого и второй вход второго элемента И соединены с прямым выходом второго триггера, инверсный выход которого соединен с входами сброса счетчика бит и счетчика байт, выход третьего элемента И соединен с синхровходами регистра данных и первого триггера и является вьжодом запроса 15 чтения узла, вьжод ,второго элемента И является тактовым выходом узла, выход элемента ИЛИ-НЕ соединен с синхровходом третьего триггера, выход которого соединен с управляющим 20 входом мультиплексора, вторым входом второго элемента И, первым входом третьего элемента И-НЕ и являетсяпризнаковым выходом узла, выходы счетчика бит соединены с входами четвер"того элемента И, выход которого соединен с разрешающим входом сдвигового регистра, вторыми входами второго, третьего и четвертого элементовИ-НЕ, выход первого элемента И соединен с синхровходом сдвигового регистра, выход третьего элемента И-НЕсоединен с входом сброса первого трИР"гера, выход четвертого элемента И-НЕсоединен с входами сброса второго итретьего триггеров, синхровход второго триггера является входом наличияданных узла, вход второго элементаНЕ является входом конца чтения узла, а выход соединен с вторым входомчетвертого элемента И-НЕ и явля,ется выходом конца чтения узла,17822Из блока 7 Пейпусе мдеииг полиси Ю сиоп д еазаФФормирователь 80 импульса, второй шинный Формирователь 81, второй Формирователь 82 импульса, третий, триггер 83, четвертый элемент НЕ 84,четвертый триггер 85, второй элемент И-НЕ 86, пятый триггер 87, первый элемент И 88, первыч элемент И-НЕ 89 и третий элемент НЕ 90, первый элемент НЕ 91, дешифратор 92 адреса и мультиплексор 93 (Фиг.4).Узел 23 приема кадра связан с узлом 24 выдачи кадра с помощью литпти 94.Узел 24 выдачи кадра даццьтх содержит регистр 95 данных, цервь 1 й 15 триггер 96, генератор 97 тактовых импульсов, второй триггер. 98, третий элемент И 99, счетчик 100 бит, счетчик 101 байт, четвертый элемент И 102, второй элемент И-НЕ 103, чет вертый элемент И-НЕ 104, первый элемент И-НЕ 105, третин триггер 106, третий элемент И-НЕ 107, сдвиговый регистр 108, первый элемент И 109, второй элемент И 11 О и мультиплексор 25 111, элемент ИЛИ-НЕ 12, элементы НЕ 1 13 и 114 (фиг.5) .Блок 4 сопряжения.с ЭВМ содержит первый элемент И,115, первый дешифратор 116 адреса, первый усилитель 1передатчик 117, второй усилитель-передатчик 118, элемент НЕ 119, второй регистр 120, второй шинный формирователь 121, первый шинный формирователь 22, второй элемент И 123, пятый шинный Формирователь 124, первый регистр 125, четвертый регистр 126, третий усилитель-передатчик 127, четвертый шинный формирователь 128, узел 129 прерывания, третий шинный Формирова тель 130, третий регистр 131, второй дешифратор 132 адреса и третий элемент И 133 (Фиг.б).Микропроцессор 1 является основным управляющим элементом станции, 45 Он служит для управления и синхронизации работы всех остальных блоков станции, В начальном состоянии по включению питания микропроцессор находится под управлением программы монитора. Монитор выполняет команды от ЭВМ и производит загрузку из ЭВМ в блок 3 памяти необходимой рабочейпро гр аммы.В качестве микропроцессора 1 мо 55 жет быть использован, например, микропроцессор К 1810.Блок 2 сопряжения шин обеспечивает энергетическое и логическое сопряжецие груптты 11 шцц и рутпты 15 тпиц и Обмен данттыиц т,стду микропроцессором 1 и блоком 5 буферной памяти, К любой страц 1 тце б,отта 5 буферной памяти микроцроцт:.с ор 1 через блок 2 сопряжецття шцц обращается как к собственному блоку 3 гаити. Этот блок при получетццт сцгцалоц прерьтвация от блота 4 согрят ецц с ЭВМ или от блока б формирует прерывание в иикропроцессор 1, Блок 2 сопряжения шиц обеспечивает поступ гякроттроцес; сора 1 к блоку 4 сопряжения с ЭВМ, блоку б, блоку 7 ттрттиого доступа в память и к блоку 8 поиска свободных страниц.Блок 3 паиятц сцултт,гля хранения рабочей ттрограииы. В качестве элемента блока 3 памяти может быть нсттользована микросхема К 565 РУ 5.Блок 4 сопряжения с ЭВМ обеспечивает логическое, злектрцческое и кабельное сопряжение статтцтти с интерфейсом "Общая нина".Блок 5 буферной памяти служит для хранения данных, получаемых из канала связи (моцокацала) и от ЭВМ. Блок 5 буферцой памяти разделен ца две части. Одна часть служит для хранения данных, получаемых цз иоцоканала. Вторая часть предназначена для хранения данных, получаемых из ЭВМ. Блок 5 буферной памяти имеет страничную организацию.Блок 6 осуществляет прием кадра данных, поступающего из канала связи через приемник приемопередатчи+ ка 9, и выдачу сформированного кадра данных в канал связи через передатчик приемопередатчика 9.Блок 7 прямого доступа в память, выполненный, например, на ИС К 580 ИК 57, предназначен для управления записью информации, получаемой из моноканала через приемопередатчик 9 и блок б, в блок 5 буферной памяти, а также для уттравлеттття чтением дан-. ных из блока 5 буферной памяти для последующей их выдачи через блок б в монокацал. Для выполнения операции чтения данных цз блока 5 буферной памяти блок 7 прямого доступа в память должен иметь следующие данные: количество байт, которое необходимо считать, номер страттицы, из которой производится считывание данных, и начальнытт адрес внутри страницы. Эти исходные данные микропро35 Станция локальной сети работаетследующим образом. 5147822цессор 1, используя блок 2 сопряжения шиц ц дополнительную группу 15шин, записывает в блок 7 прямогодоступа в память, т.е. предварительно программирует его на режим чтения. Для выполнения операции записив блок 5 буферной памяти предварительное программирование блока 7 прямого доступа в, память не производится.При включеццц питания устройствав блоке 7 устанавливается начальныйадрес внутри страницы. Указацнцыйблок формирует цри выполнении операции записи црцц:аемого из моцокацала кадра цос,.,оцательность адресоввнутри страцицч. Лдрес памяти, покоторому производится запись словаданных в блок 5 буферной па 1: ц. 20состоящей цз цомера страница ц адреса внутри страницы одновременно, выдается ца шину 16 адреса б.". ком 9поиска свободцых страниц и блоком 7соответственно, После окончания приема кадра данных, поступающего измонокацала, в блоке 7 автоматически(без вмешательства микропроцессора1) производится .загрузка начальногоадреса внутри страницы. 30Блок 8 поиска свободных страницпредназначен для поиска свободныхстраниц в блоке 5 буферной памяти имаркирования занятых страниц, вмес"те с блоком 7 прямого доступа впамять обеспечивает выдачу на шину16 адреса памяти, по которому производится запись байта данных.Приемопередатчик 9 обеспечиваетэлектрическое и кабельное подключение к моцокацалу, Приемник представляет из себя декодер, который преобразует Манчестерский код в двоичныеданные и тактовые импульсы. Передатчик представляет из себя кодер, ко 45торый преобразует двоичные данныеи тактовые импульсы в самосинхронизирующуюся последовательность битМацчестерский код.Блок 10 памяти свободных страниц50предназначен для хранения таблицы,в которой содержатся номера свободных и занятых страниц части блока5 буферной памяти, предназначеннойдля хранения данных, полученных из55моноканала,1 6При включении питания станциипроизводится установка всех блоковстанции в исходное состояние. Состороны ЭВМ через блок 4 сопряженияс ЭВМ н блок 2 сопряжения шин производится загрузка программного обеспечения в блок 3 памяти. После этого микропроцессор 1, выполняя рабочую программу, находящуюся в блоке 3 памяти, находится в режиме ожидания прерываний от блока 4 сопряжения с ЭВМ или от блока 6.Вся память в блоке 5 буферной памяти является свободной и может бытьиспользована как со стороны блока 4сопряжения с ЭВМ, так и со стороныблока 6.В таблице страниц, хранящейся вблоке 1 О памяти свободных страниц,все страницы, начиная с нулевой,отмечены как свободные.В блоке 8 поиска свободных страницхранится код номера свободной нулевой страницы, который с выхода этогоблока поступает на вход блока 6, Кро-.ме того, с выхода блока 8 поискасвободных страниц на вход блока 6поступает сигнал, указывающий о наличии свободной страницй в блоке8 поиска свободных страниц. Наличиеэтого сигнала является необходимыми достаточным условием для приемаинформации иэ моноканала и размещения ее в свободной странице блока 5буферной памяти.В блоке 7 прямого доступа в память установлен начальный адрес внутри страницы, с которого производится запись данных, получаемых иэ моноканал а,Для понимания сущности работыстанции локальной сети рассмотрим выполнение операций записи. информации,получаемой из моноканапа,"в блок 5буферной памяти и ее последующей вы"дачи в. ЭВМ, и чтения информации,записанной в блоке 5 буферной памяти,и ее последующей выдачи в моноканал.Блок 6 постоянно "прослушивает"моноканал и в случае появления передачи производит прием и дешифрациюадресной части передаваемого кадраинФормации, Если принятый адрес совпадает с адресом станции, блок 6осуществляет прием информации. Избитовой последовательности данных,поступающей с выхода приемопередатчика 9 на вход блока 6, последнийформирует байты даеттых, По окончании Формирования байта данных блок 6 вырабатывает сигнал запроса записи, поступающий на вход блока 7 прямого доступа в память. Получив сигнал затроса записи, блок 7 осуществлеет захват группы 15 шинпредварительно определив, что дополнительная группа шин не используется каким-либо 10 другим блоком станции, например блоком 4 сопряжения с ЭВМ или бттакот 2 соп-.- ряжения шин. Захватив дополнительную группу 15 шин, блок 7 Формирует сигнал подтверждения записи, Наступа ющий в блок 6. При получении этого сигнала байт данных с етн.1)ормацттонных выходов блока 6 поступает на шину 17 данных и блок 6 сб ра сь)в ает сигнал запроса записи. 20Затем одновременно с адресных выходов блока 7 и блока 8 поиска свободных страниц на шину 16 адреса поступает код адреса ячейки памяти, по которому производится запись бай та данных. 1(од адреса состоит из двух частей: кода адреса внутри страницы, сформированнота блоком 7 и поступающего на цепй млягших разрядов шины 16 адреса, и кода номера страни цы, сформированного блоком 8 поиска свободных стряептц и постугающим на цепи старших разрядов шины 16 адреса.Затем блок 7 выраб атыв ае т сигнал Запись, который поступает на цепь 85 18)т 2 шины 18 управления, На адресный и информационные вхацы блока 5 буферной памяти поступают соответственно код адреса ячейки памяти с шины 16 адреса и байт данных с шипы 40 17 данних, При поступлении на управляющий вход блока 5 буферной памяти с шины 18 управления сигнала "Запись" происходит запись байта данных по указанному адресу. В момент оконча ния записи блок 7 сбрасывает сигнал подтверждения записи. Па сбросу этого сигнала в блоке 7 происходит увеличение значения адреса внутри страницы на единицу, тем самим подготавливает ся адрес внутри страницы для следующего байта данных. Затем блок 7 освобождает группу 15 шин, что делает ее доступной для других блоков станции. Параллельно с этим блок 6 осуществляет прием битовой информации, поступающей с выходя приемопередатчика 9, и Формирование следующего байта данных. При поступлении на вход блокаСттедукщттх сп )ТЯ)тал .)Япрасаэапсн 11170 Ее 1 рл зяттттстт блйтов вблок 5 б уд)етой ття,".)5 ги тра)сходитоталогична,Пр 11 ем клд 1)л т. ляОь сфапмттровянных из пего бяптап и ,5:тат 5 буфертой памяти тт)тоисха.тт)т тл )01 птетттт Передачи и матокан;ле 1)О ле этого блок 6 проперлс г Ст 5,т)астт., приема кяттра 10 НО,ГТТПОТГ)лттттт)ц кант)аул.най суитс) и и 051 чле )017)тат,ного эят)ер.стптя 01)тттр",е г байт срс тая; етия с опержлттп :тттЛО 1)тя 1)ттю О ТТОГ)мельном зявершеттнтт опора)пп 1 3 Я 1 П 1 С 11 и 0 номере злполнечтой с 1 лтчте 111 блока э буферной памяти", Формир,:ет сигнал препрерНятлтя. )тото)7.й с Тл)хат блока .6 постуттлет 1)л; ець,;,6 )тттти 18 упРЯВЛЕ 115 ) СП 1.ЯЛ КОТ)ТТЛ З ЯНИС 1тт о та )7 ьтй с ) )11.0 з Я б:т рт; лто с т); и Я с тна входи блока 7 и блокл 3 поискаснобопных стрятппт,По снгнглу конца зятптси в блоке 7васстянявливяется знячение нлчллы 10 тО адреса внутгрп стряннцы, я блок 8 по- искЯ свободтих стрЯнепт )1 л 17 кттлует заполненную страницу в блоке 10 памяти свободных страниц кяк занятую иновую свободную страптттцу В результате на входе этого блока Формируется сигнал наличия свободттьтх стряептц. Таким образом, бЛагоцлря указанному мехяттттзтту взаимодействия между блоком 8 поиска свободных страниц, блоком 10 памяти свободных страниц, блокам 7 и блоком 6 станция обеспечивает прием блока данных из маноканала, состаятцего из нескольких кадров, следующих синхронна один зя други: с минимальными временнымттинтервалами. Одновременно с приемам следующего кадра данных в свободную страницу блока 5 буферной памяти происходит Обработка сигналя пр 017 ив яетн 51 3 ка злнный сигнал по вспи 18,6 шины 18 управления ттоступяст на вход блока 2 сопря)кения шип. Получив ега, блок 2 сопряжения шнн прерывает выполнеите программы микраттроцессорам 1 и перевалит ее на обрлботку принятого кадра, Микропроцессор 1 через блок 2 сопряжения шин и групгу 15 шнн обращается к блоку 6, считывает сформированный байт состоянпя, обрабатывает принятий кялр информации и запускает работу блока 4 сопряженияЗВМ14 Для инициализации чтения данных цз нулевой стратдтдддьт блока 5 буферной памяти в ЭВМ микропроцессор 1, используя блок 2 сопряжения шин и группу 15 щиц, обращается к блоку 4 соп" ряжения с ЗВМ и записывает в него начальный адрес памяти, состоящий из кода нулевой страницы и кода адреса внутри страницы, и затем определеттнуто информацию, укаэьвакадую на необходимость выполнения операции чтения данных и последующей выдачи в ЭВМ. Факт записи этой информации вызывает появление ца выходе блока 4 сопряжении с ЭВМ сигнала прерывания, поступающего но цепи запроса прерывания интерфейса "Общая шина" в СМ ЭВМ. Обрабатывая прерывание, СМ ЭВМ считывает с ицформаццоцттых выходов блока 4 сопряжения с ЭВМ указатттдую информацию, которая цо тцтдне 22 данных поступает и СИ ЭВИ. Проацалцзи" ронав эту информацию, СИ ЭВИ запускает блок 4 сопряжения с ЭВИ ца выполнение операции чтения памяти, Блок 4 сопряжения с основной ЭВМ захватывает группу 15 шин, код начального адреса памяти с адресного выхода блока 4 сопряжения с ЭВМ выдается на пину 16 адреса и с шины 16 адреса поступает на адресный вход блока 5 буферной памяти. Затем блок 4 сопряжения с ЭВИ вырабатьвает сигнал "Чтение", поступающий на цепь 18,1 шины 18 управления. С этой цепи указанный сигнал поступает на управляющддй вход блока 5 буферной памяти, Байт данных, записанный по указанному адресу, поступает с информационных выходов блока 5 бусЪерной памяти на шину 17 дтдттттых, С шины 17 датцтьтх байт данных поступает на инсЪормационные входы блока 4 сопряжения с ЭВМ, записывается и указанном блоке и затем с информационных выходов по шине 22 данных поступает в СМ ЭВИ. В блоке 4 сопряжения с ЭВМ производится увеличение начального адреса памяти на едтдтттдтду, Чтение следующих байтов данных из блока 5 буферной памяти происходит указатттдд 1 тм образом. О завершении операции чтения СМ ЭВМ указьвает тдтдкропротдессору 1 следующим образом, СМ ЭВМ записывает в блок 4 сопряжения с ЭВМ определенную инФормацию, поступающую на ицформационньте входы блока 4 сопряжения с ЭВМ с пины 22 данных, По Факту запи 78221 1 Оси этой информации указаттцый блок вырабатывает сигнал прерывания, ттоступанстий ца цепь 18.5 шины 18 управ 5ления и затем с этой цепи поступающий на вход блока 2 сопряжения шин.Получив сигнал прерывания, блок 2 сопряжения шин прерывает выполнениепрограммы микропроцессором 1 и переводит ее на обработку прерывания,Обрабатывая прерывание, микропроцессор 1, используя блок 2 сопряже"ция щин и группу 15 шин, считываетуказанную информацию из блока 4 соп 15 ряжения с ЗВМ, В этой информацииуказано, что данные, поступившиеиз моноканала и хранившиеся в нулевой странице, переданы в ЭВМ. Проанализировав зту информацию, микропро 2 О цессор 1, используя блок 2 сопряжения шин и группу 15 щин, прддступаетк освобождению нулевой страдттдтдьт.Для этого микропроцесоор 1 записьвает в блок 8 поиска свободных страниц25 код нулевой страницы. По Факту записи кода в блоке 8 поиска свободдтьтхстраниц запускается процесс освобождения страницы, в результате выполнения которого нулевая страница в па 30 мяти 10 свободных страниц маркирует"ся как свободная,Таким образом, возможно одновременное и независимое выполнение трехосновных процедур в станции; прием35очередного кадра иэ моноканала и размещение его в,свободной странице блока 5 буферной памяти; обработка микропроцессором 1 принятых кадров; передача блоком 4 сопряжения с ЗВИ обработанных микропроцессором 1 кадровиэ блока 5 буферной памяти в ЗВМ,Рассмотрена работа станции припоступлении одного кадра данных измоноканала и его передаче в ЭВМ.45 В реальной работе поток данных, поступающий из моноканала, состоит изнескольких кадров, Указанный мехацизм взаимодействия между блоком 7блоком 8 поиска свободных страниц,блоком 10 памяти свободных страниц иблоком 5 буферной памяти позволяетпроизводить внепроцессорную записьпоступающих кадров данных, обеспечивая получение всех кадров, предназначенных данной станции. Рабочаяпрограмма, находящаяся в блоке 3 памяти, реализует определенную системупротоколов вычислительной сети. Окончание приема каждого кадра данных вы30 11 1482 зывает прерывание от блока б. Рабо - чая программа формирует очередь из полученных от блока 6 прерываний, Ряд кадрон, получаемых из моцоканала, выполняет служебные тЪункции и не требует передачи в ЭВМ. В промежутках между поступлением кадров из моноканала рабочая программа выбирает первое в порядке поступления нрерывд р ние из очереди полученных прерьп)аний от блока 6 и производит обработку соответствующего ему кадра. Для этого микропроцессор 1, работающий под управлением рабочей про.рд.11, 15 через блок 2 сопряжения шин и группу 15 шин получает доступ к странице, номер которой указан в этом прерывании, и считывает определенную информацию. Получив эту интЪОратц 1 ю, рабочая программа определяет тип кадра (служебный или инор)адионный) . Ксли кадр инсЬОрмационный, то инициализируется работа блока 4 сопряжения с ЭВМ, и начинается выдача обрабо танного кадра данных из блока 5 буферной памяти. После выдачи кадра данных н ЭВМ производится освобождение страницы, в которой этот кадр размещен.Рассмотрим режим выдачи информации из ЭВМ в моноканал.ЭВМ, имея блок данных для передачи в моноканал, выдает информацию на шину 22 данных, которая поступает на вход блока 4 сопряжения с ЭВМ. Затем эта информация записывается в указанный блок, По факту записи этой информации блок 4 сопряжения с ЭВМ вырабатывает сигнал прерывацил, пос О тупающий на цепь 18.5 шины 18 управления, Данный сигнал с цепи 18.5 пины 18 управления поступает на вход блока 2 сопряжения пин. Получив этот сигнал, блок 2 сопряжения шин 45 прерывает выполнение рабочей программы микропроцессором 1 и переводит ее на обработку полученного прерывания. Обрабатывая прерывание, микропроцессор 1, используя блок 2 сопряжения шин и группу 15 шин, производит считывание этой инициативной информации из блока 4 сопряжения с ЭВМ. Микропроцессор 1, опрецелив по считанной информации наличие в ЭВМ блока данных для выдачи в моноканал, производит следующие действия, Используя блок 2 сопряжения шин и группу 15 шин, записывает в блок 4 сопря 221жРНИЛ С .В 1 Нда.;1,". " д,трЕГ. )д.ЛтцСОСТОЛЕ 11 й ИЗ НОМРт) а СнободНОЙ Страницы части блока 5 буферной памяти, ПРЕДНаэнат)ЕЦЦО ДЛЛ ЦРИЕта ДД)цЫХ из ЭВМ, и адреса т)цутри страниты, и затем записынает определеццу)о информацию. По Факту записи этой информации блок 4 СО 1 ряжения с ЭВМ пыра" батьвдет сигнал прерывания, Сигнал прерытзацня с выхода Г)пока СО 1 П)яжеция с ЭВ 11 поступает в пину 20 управления а затем с цее -. в ЭИ, Обрабдтывдл;ре)1 ттацет Э 3.1 сспттьтвают эту ицформаптю котордл с выхода блока 4 сопряжения с ЗВм поступает на22 да;и 1 х и зд 1 ем с нее, в ЗВМ. По получецнот цнтЪОрмдцип ЭВ 11 определяет что станция готовя к записи данных в блок 5 буферной памяти. ЭВМ выдает ца )т)ицу 22 ддццых Лайт данньх. С ПИНЫ 22 ттдц 1.-1,Х Одйт ддцтмк ПОСТУ- пает н бло 1 с 4 сопрлжец 1 тл с ЭР 1. Затем блок 4 сопряжения с ЭВМ захнать 1- нает группу 15 пиц, с адресных выхоттов этого блока ца пину 1 б адреса поступает начальный адрес памяти, а на пину 17 данных - баит цаццых, принятп из ЭВМ. Затем блок т сопряжения с ЭБМ Формирует сигнал "Запись", поступающий с выхода блока на цепь 18.2 шины Я управ.т 1 ецця. На адресный и инсЬормационцый входы блока 5 буферной памяти поступает адрес ячейки памяти и байт данных с шин адреса 16 и данных 17 соответственно. При поступлении сигнала Запись" с цепи 18.2 шины 18 упранления на вход блока 5 буферной памяти происходит запись байта данных в блок 5 буферной памяти. В момецт окончания операции записи в блеке 4 сопряжения с ЭВМ происходит увеличение значения начального ацреса памяти на единицу, тем самым подготавливается значение адреса памяти для записи следующего байта данных. Затем блок 4 сопряжения с ЭБМ освобождает группу 15 шин. Запись следующих байтон данных происхоцит указанным обоазом.После окончания записи данных в ук аз анную с тр анину блок а 5 буферной памяти ЭВМ помещает ца игне 22 данных информацию, указывающую на окончание записи н зту страницу. Эта ш; - Формация с иИны 22 данных поступает на вход блока 4 сопряжения с ЭВМ и затем записываетсл н нем, ПО Факту записи этой информации блок 4 сопря 13147822жения с ЭВМ вырабатывает сигнал прерывания, поступающий с выхода этогоблока на цепь 18,5 шины 18 управления.Данный сигнал с цепи 18.5 шины 185управления поступает на вход блока 2сопряжения щин. Получив этот сигнал,блок 2 сопряжения шин прерын яет выполнение рабочей программы микропроцессором 1 и переводит ее на обработку полученного прерывания. Обрабатывая прерывание, микропроцессор 1,используя блок 2 сопряжения шин игруппу 15 шин, производит считываниеуказанной информации из блока 4 сопряжения с ЭВМ, В этой информации содержится номер заполненной страницыблока 5 буферной памяти, Затем микропроцессор 1 обрабатывает принятыйблок данных и подготанлипяет вьдачуего н моноканял. Для этого микропроцессор 1 через блок 2 сопряжения шини группу 15 шин записывает н блокзначение начального адреса памяти,состоящего из номера страницы, содержащей данные, полученные из ЭВМ, изначения длины блока данных. Блок 7,получив эти данные, Формирует сигналналичия данных, предназначенных дляньдячи н моноканал. С выхода блока7 указанный сигнал поступает навход блока б. Если блок 6 готов квьдаче данных н моноканал, то он Формирует сигнал запроса чтения. Указанный сигнал с выхода блока б посту 35пает на вход блока 7.Блок 7 захватывает группу 15 щин,Формирует сигнал подтверждения чтения, которьп с выхода указанногоблока поступает на вход блока б.С адресных выходов блока 7 на шину16 адреса поступает первый (нячаль -ный) адрес формируемой последовательности адресов байтов данных, Затемблок 7 Формирует сигнал "Чтение",поступающий с выхода указанного блока на цепь 18.1 шины 18 упрянления,С шины б адреса начальный адрес поступает на адресный вход блока 5 буФерной памяти. При поступлении на уп50равлялчий вход блока 5 буферной памяти с цепи 18.1 шиьпп 18 управлениясигнала чтения байт данных, записанньп 1 по начальному адресу, поступаетс информационных выходов блока 5 бу 55Ферной пямяти на шину 17 данных. Сшины 17 дашгых байт данных поступает на информационный вход блока б,Получив сигнял подтверждения чтения,14блок б сбрасывает сигнал запроса чтения, Блок 7 сбрасывает сигнал подтверждения чтения. По заднему Фронту сигнала подтнерждения чтения байтданныхзаписывается в блок 6. В блоке 7 происходит увеличение значенияначального адреса на единицу и уменьшение на единицу значения длины блока. Блок 7 освобождает группу 15шин, На этом заканчивается обслуживание запроса на чтение байта и блок7 готов к приему следующего запроса,Блок 6 начинает побитовую вьдачупринятого байта через приемопередатчик 9 в моноканал и Формирует новййсигнал запроса чтения, который вызывает следующий цикл н работе блока 7. Следующие циклы выполняютсятакже, как указано. После ньдачивсего блока данных блок 7 сбрасывает сигнал наличия данных для выдачив моноканял и Формирует сигнал конца чтения. Указанный сигнал с выхода блока 7 поступает на вход блока б.При поступлении этого сигнала блокб Формирует байт состояния, содержащий информацию о нормальном завершении операции вьдачи данных в моноканал и сигнал прерывания, который свыхода блока 6 поступает на цепь 18.6шины 18 управления,Сигнал прерывания с цепи 18.6 шины 18 управления поступает на входблока 2 сопряжения шин. Получив его,блок 2 сопряжения шин прерываетвыполнение программы микропроцессором 1 и переводит ее на обработкупрерывания от блока 6. Микропроцессор 1 через блок 2 сопряжения шин игруппу 15 шин обращается к блоку. 6,считывает сФормированный байт состояния, Затем рабочая программа помещает номер освобожденной страницыблока 5 буферной памяти в таблицусвободных страниц, предназначенныхдля приема данных из ЭВМ. Даннаятаблица размещается н блоке 3 памяти.Блок 2 сопряжения шин обеспечивает энергетическое и логическое сопряжение группы 11 и 15 щин, Блок 2сопряжения шин обеспечивает доступмикропроцессора 1 к любой страницеблока 5 буферной памяти, а также кблоку 4 сопряжения с ЭВМ, блокам 6,и 7 и блоку 8 поиска свободных страниц. Для нормального Функционирования станции необходимо взаимодейст16 15 управляющий вход блока 5 буферной памяти с цепи 18.2 пцпы 18 управлениясигнала происходит запись данных по указанному адресу При 1 зыполненци операции чтенияданных из блока 5 буферной памяти выдача адреса по которому производится считывание информации, на шину 16 адреса блоком 2 сопряжения шин происходит так же, как для операциизаписи, Затем микропроцессор 1 ныда 478221ние между микропроцессором 1 с одной стороны и блоком 4 сопряженияс ЭБМ, блоком 6, блоком 8 поиска свободных страниц и блоком 7, с другойстороны. Это взаимодействие осуществляется посредством регистров, находящихся в указ анных блок ах. Эти регистры через блок 2 сопряжения шиндоступны микропроцессору 1, т.е, 10микропроцессор 1 может записыватьв них определенную информацию илисчитывать определенную информацию,необходимую для обеспечения передачи данных между ЭБМ и моцокацалом. 15Для выполнения операций записичтения с любой страницей блока 5 буФерной записи микропроцессор 1 прежде всего обращается к регистру 40страниц и записывает в него код номера страницы, с которой выполняетсяопераци 1 записи-чтения.С адресных выхоцон микропроцессора 1 на шину 2 адреса поступает кодадреса регистра 40 страниц. С шины 2512 адреса этот код поступает на входдешифратора 42 адреса. На первом выходе дешифратора 42 адреса появляется сигнал разрешения занесения, поступающий на первый управляющий входрегистра 40 страниц. К моменту появления сигнала разрешения занесения синформационных выходов микропроцессора 1 на шину 13.данных поступает кодномера страницы, с которой ныполня 35ется операция записи-чтения. С шины13 данных код номера страницы поступает на третий информационный входрегистра 40 страниц, Затем микропроцессор 1 выдает сигнал "Запись",40поступающий на цепь 14.6 шинь 14управления, Сигнал "Запись" с цепи14.6 шины 14 управления поступает навторой управляющий вход регистра40 страниц. При появлении этого сигнала код номера страниць 1 запоминается н регистре 40 страниц;. Затем садресного выхода микропроцессорана нину 12 адреса в течение циклазаписи-чтения поступает код адресаячейки внутри страницы, С шины 12адреса этот код поступает на входдешифратора 42 адреса и ин 1 Ьормационньп вход шинного Формирователя38. На управляющие входы шинных формирователей 38 и 41 с второго выходадешифратора 42 адреса поступает сигнал разрешения подключения к шине.Винные Формирователи 38 и 41 открышины 17 данных. При поступлении на