Устройство для управления динамической памятью

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ оц 997037 Союз СоветскихСоциалистическихРеспублик(1)М К 3 с присоединением заявки Мо -6 Об Г 9/00 Государственный комитет СССР но делам изобретений и открытий(088. 8) Дата опубликования описания 15.0283(54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ДИНАМИЧЕСКОЙПАМЯТЬЮ Изобретение относится к вычислительной технике и может быть использовано для управления режимами обмена и регенерации накопителей, имеющих ограниченное время хранения информации (например, выполненных на МДП-БИС).Известно устройство для управления динамической памятью, содержащее Формирователь синхронизирующих сигналов, формирователь сигналов регенерации и триггер режима 1 1 1.Недостатком этого устройства является низкое быстродействие.Наиболее близким к предлагаемому является устройство для управления динамической памятью, содержащее формирователь синхронизирующих сигналов, Формирователь сигналов регенерации, триггер режима, управляющую шину, триггер конца цикла, два элемента И-НЕ, выходы триггера режима соединены со входами первого элемента И-НЕ, выход которого соединен с входом формирователя синхрониэирующих сигналов, входы триггера режима соединены соответственно с шиной управления и одним из входов второго элемента И-НЕ, с выходом того же элемента и выходом формирователя сигналов регенерации, другойвход второго элемента И-НЕ соединен с единичным выходом триггераконца цикла, входы которого соединены соответственно с шиной управления и выходом формирователя синхронизирующих сигналов ( 2.Недостатком данного устройстваявляется низкое быстродействие,обусловленное дополнительными задержками выполнения обмена в случаепоступления запроса на обмен с отстаиванием относительно запроса регенерации на время, не превышающеевремя цикла накопителя.Пель изобретения - повышенне быстродействия устройства.Поставленная цель достигается тем, 20 что в устройство для управления динамической памятью, содержащее формирователь синхрониэирующих сигналов,триггеры, Формирователь сигналов регенерации и элементы И-НЕ, причемвыходы первого триггера соединены свходами первого элемента И-НЕ, выходкоторого подключен к входу формирователя синхрониэирующнх сигналов,первый вход первого триггера соединен с первыми входами второго триггера и второго элемента И-НЕ, выходкоторого подключен к второму входупервого триггера, а второй вход - квыходу второго триггера, первый входкоторого является входом устройства,введены третий триггер, элементыИЛИ, элемент И, элемент задержки иэлемент ИЛИ-НЕ, первый вход которогосоединен с вторым входом второготриггера и вьходом первого элементаИЛИ, первый вход которого подключен к первому выходу первого триггера, а второй вход - к выходу формирователя синхронизирующих сигналови первому входу второго элемента ИЛИ,второй вход которого соединен с вторым выходом первого триггера, второйвход элемента ИЛИ-НЕ подключен к пер-,вому выходу третьего триггера, второй выход которого соединен с входомэлемента задержки и первым входомэлемента И, второй вход которогоподключен к выходу элемента задержки,а выход - к первому входу третьегоэлемента ИЛИ, второй вход которогосоединен с выходом элемента ИЛИ-НЕ,а выход - с третьим входом первоготриггера, первый вход третьего триггера подключен к выходу формировате-.ля сигналов регенерации, а второйвход - к выходу второго элейента ИЛИ.На чертеже приведена функциональная схема предлагаемого устройства.Устройство содЕржит формирователь1 синхронизирующих сигналов, формирователь 2 сигналов регенерации, первый триггер 3. На чертеже обозначен вход 4 устройства.Устройство содержит также второйтриггер 5, первый б и второй 7 элементы И-НЕ, элемент ИЛИ-НЕ 8, первый9, второй 10 и третий 11 элементыИЛИ, элемент И 12, элемент задержки13 и третий триггер 14,Устройство работает следующимобразом.В исходном состоянии в момент времени= 0 на входе 4, выходе элемента ИЛИ 11, выходах триггера 5 иэлемента задержки 13 присутствуютнулевые уровни, а на выходе триггера3, выходах формирователей 1 и 2 и единичном выходе триггера 14 - единичныеуровни. Устройство выполняет регенерацию накопителя в паузах между за. -просами на обмен, имеющими место вомногих реальныхзапоминающих устройствах,Длительность этойпаузы,как правило, превышает время цикла накопителя.Допустим, что по входу 4 поступает запрос на обмен, при этом уровень сигнала на входе 4 переходит в. единичное состояние, первый выходтриггера 3 - в нулевое состояние ивыход элемента И-НЕ бпереходит вединичное состояние и запускает формирователь 1. По окончании цикла навыходе формирователя 1 вырабатываетсясигнал нулевого уровня, который через элемент ИЛИ 9 переводит триггер5 в единичное состояние. и через. элемент И-НЕ 7 устанавливает триггер 3в исходное состояние. Одновременнос этим сигнал с выхода элементаИЛИ,9 через элемент ИЛИ-НЕ 8 стробирует состояние единичного выходатриггера 14.Предположим, что в момент временивыход формирователя 2 переходитв нулевое состояние. Единичный выход триггера 14 при этом переходитв нулевое состояние, а нулевой - вединичное состояние. Допустим, что вмомент времени (с 4-Г) приходит новыйзапрос на. обмен, Тогда, еслиС 7 гГ 3 -где Ф- время задержки сигналаЦна элементе задержки 13, ц - времяцикла работы устройства с учетомзадержек на элементах, в момент времени (+5) выход элемента задерж О ки 13 переходит в единичное состояние, выходы элементов ИЛИ 9 и 11в единичное состояние, второй выходтриггера 3 - в нулевое состояние,Запуск формирователя 1 проводится р 5 аналогично описанному случаю обмена,по окончании цикла сигнал нулевогоуровня с выхода формйрователя 1 через элемент ИЛИ 10 устанавливаеттриггер 14 в единичное состояниеПосле этого выполняется операция обмена в соответствии с описанным.Еслибы С - 1 Ц, то в момент (с+Г)устройство запускается для выполненияоперации обмена, а по окончании цикла обмена сигнал с выхода формирователя 1 через элементы ИЛИ 9, ИЛИ-НЕ 8,ИЛИ 11 устанавливает второй выходтриггера 3 в нулевое состояние, запуская тем самым цикл регенерации.Окончание цикла регенерации анало гично описанному. При одновременномпоступлении запроса на обмен и сигнала с выхода элемента ИЛИ 11 триггер 3 выбирает очередность режима случайным образом. Для правильной работы устройства необходимо, чтобыдлительность сигнала на выходе формирователя 2 не превышала (с -с), где- задержка .сигнала установки триггера 14 на втором его входе относительно начала цикла формирователя 1. Длительность сигнала установки триггера 14 должна быть меньше (Фцу) на время срабатывания триггера 14. Время задержки Ч; должно быть равно ТрЦ, где Т р - период следования сигналов запроса регенерации на выходе формирователя 2.Технико-экономическое преимущество предложенного устройства заключается в более высоком быстродействиипо сравнению с прототипом. Формула изобретенияУстройствб для управления динамической памятью, содержащее формиро997037 Составитель Т, Зайцеваа Техред К.Мыцьо Корректор И Шул Редактор Т. Весе Тираж 704 Под ВНИИПИ Государственного комитета СС по делам изобретений и открытий 035, Москва, Ж, Раушская наб., даз 935/67 писноеСР Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 ватель синхронизирующих сигналов,триггеры, формирователь сигналов регенераций и элементы И-НЕ, причемвыходы первого триггера соединены свходами первого элемента И-НЕ, выходкоторого подключен к входу формирователя синхронизирующих,сигналов, первый вход первого триггера соединен спервыми входами второго триггераи второго элемента И-НЕ, выход которого подключен к второму входу пер О.вого триггера, а второй вход - к выходу второго триггера, первый вход;которого является входом устройства,о т л и ч а ю щ е е с я тем, что, сцелью повиаения быстродействия устройства, в него введены третий триггер, элементы ИЛИ, элемент И, элементзадержки и элемент ИЛИ-НЕ, первыйвход которого соединен с вторымвходом второго триггера и выходомпервого элемента ИЛИ, первый вход которого подключен к первому выходупервого триггера, а второй вход -к выходу формирователя синхронизирующих сигналов и первому входу второ"го элемента ИЛИ, второй вход .которого соединен с вторым выходом первого триггера, второй вход элементаИЛИ-НЕ подключен к первому выходутретьего триггера, второй выход которого соединен с входом элемента задержки и первым входом элемента И,второй вход которого подключен к выходу элемента задержки, а выход - кпервому входу третьего элемента ИЛИ,второй вход которого соединен с выходом элемента ИЛИ-НЕ, а выход -стретьим входом первого триггера,первый вход третьего триггера подключен к выходу формирователя сигналоврегенерации, а второй вход - к выходу второго элемента ИЛИ.Источники информации,принятые во внимание при экспертизе1, Патент США Р 3839630,кл. 235-156, опублик. 19742. Авторское свидетельство СССРР 752338, кл. С 06 С 9/00, 1980