Устройство для распределения задач между процессорами

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик(22) Заявлено 25.05,81 (21) 3291446/18-24 1 И)М Кл з с присоединением заявки М -С 06 Р 9/466 06 Р 15/20 Государственный комитет СССР по делам изобретений и открытий(23) Приоритет Опубликовано 15.1282.Бюллетень М 46 Дата опубликования описания 15. 12 .82/ 3 Ленинградский ордена Трудового Красного Знамени институт точной механики и оптики(54) УСТРОЙСТВО ДЛЯ РАСПРЕДЕЛЕНИЯ ЗАДАЧ ВЕЖДУ ПРОЦЕССОРАИИИзобретение относится к вычислительной технике и может найтиприменение в отказоустойчивых многопроцессорных системах для распределения нагрузки между процессорами.Известно устройство для распределения заданий процессорам, содержащее регистры, регистр сдвига, узелуправления и логические элементы, 10однако оно не может быть примененов качестве узла распределения функций (заданий) в вычислительных системах предусматривающих перераспреде 1ление функций (кодов настроек на выполнение функций) после отказов 11.Наиболее близким по техническойсущности к изобретению является устройство для управления распределениемзадач, содержащее блок памяти, регистры, шифраторы, узел опроса, счетчик,узлы анализа столбцов и строк, схеьисравнения, триггеры, логические элементы (.2 .Однако это устройство характеризуется сложностью, 25Цель изобретения - упрощение уст- ройства.Поставленная цель достигается тем,что устройство для распределения задач между процессорами, содержащее блок памяти и элемент И-НЕ снабжено дешифратором и блоком перебора перестановок, причем вход устройства соединен с входом дешифратора, группа выходов которого соединена с первой группой входов блока памяти, вторая группа входов которого соединена с группами выходов блока перебора перестановок и устройства, группа выходов блока памяти соединена с группой входов элемента И-НЕ, выход которого соединен с тактовым входом блока перебора перестановок.На фиг. 1 приведена структурная схема устройства; на фиг. 2 - возможный вариант реализации блока перебора перестановок.Устройство для распределения задач между процессорами содержит блок памяти 1 и элемент И-НЕ 2, блок перебора перестановок 3, элементы памяти 4 и дешифратор 5.Блок перебора перестановок по фиг.2 содержит последовательно соединенные в кольцо регистры блб,схему сравнения 7, дополнительный регистр 8, счетчик 9, блок памяти 10 (постоянной) .Устройство предназначено для распределения вычислительной нагрузкиввиду процессорами вычислительнойсистемы, в которой при потере какимлибо процессором (вычислительным модулем) способности выполнения возложенной на него Функции производится перераспределение Функций (заданий) между процессорами так, чтобысистема восстановила, работоспособностьформирование различных вариантовраспределения функций производится 10блоком перебора перестановок З.Кодфункции Е на 3-ом выходе которогосоответствует настройке 3-го процессора (на выполнение функции Е ),Проверка работоспособности распределения 15функций (перестановки) между процессорами происходит по информации, хра-нимой в блоке памяти 1. В блок памяти 1 заносится матрица памяти 1 Ифэлемент которой 9 = 1, если 3-ыйпроцессор способен выполнять функциюв противном случае " = О, 3-ыйэлемент памяти 4 соответствует 3-мустолбцу матрицы П Фл 0.Запись "0" в ячейку 9" происходит 25при потере 3-ым процессором способности выполнения возложенной на негофункции, На вход дешифратора 5 подается код 3, отказавшего процессора.Возбужденным выходом дешифратора 5осуществляется выборка 3-го элементапамяти 43. Адрес (соответствующийкоду потерянной функции) подаетсяс 3-го элемента блока перебора перестановок 3 на вход адреса элементапамяти 4 . При этом на выходы элемента памяти 4 подается "0" (содержимое выбранной ячейки Ч), На выходе элемента И-НЕ 2 Формируется"1", поступающая на тактовый входблока перебора перестановок 3. Блокперебора перестановок 3 формируетследующий по порядку вариант распределения функций ГГ ,Г,.Еслисформированное распределение Функций является работоспособным, то на 45выходах всех элемента. памяти 4 л,4 И выдаются "1" и на тактовыйвход блока. перебора перестановок свыхода элемента И-НЕ 2 импульс непоступает. Если выработанный вариант распределения функций не является работоспособным, то на выходеэлемента памяти 4 содержатся "0"и на выходе элемента И-НЕ 2 вырабатывается "1", поступающая на тактовый вход блока перебора перестановок 3. При этом будет выработан следующий вариант распределения Функций и т.д,Блок перебора перестановок 3 предназначен для генерирования всевозможных перестановок кодов настроек Г аиВ блок постоянной памяти 10 построчно заносятся всевозможные перестановки кодов Г,Е К, в ре-. гистры 66 эачосятся кодыЕд, в регистр О - кодВ регистрах бб происходит циклический сдвиг кодов 1ЕЕи при поступлении в регистр б кода Е на выходе схемы сравненйя 7 вырабатывается сигнал, по которому происходит запись в регистры б ,б, следующей по порядку перестановки кодов й,Г. , Г и изменение адреса в счетчике 9. Такая схема обеспечивает перебор всевозможных перестановок кодов Ф,К Е, (возможен перебор перестановок сповторяющимися элементами - кодами).Данное устройство характеризуется упрощением, так как на его реализацию требуется значительно меньше аппаратуры,чем на реализацию устройства - прототипа.Данное устройство может найти применение при проектировании отказоустойчивых вычислительных систем, в которых восстановление работоспособности после отказа достигается перераспределением функций,возложенных на процессоры.формула изобретенияУстройство для распределения задачмежду процессорами, содержащее блокпамяти и элемент И-НЕ, о т л и ч а ющ е е с я тем, что, с целью сокращения объема оборудования, оно содержит дешифратор и блок перебора перестановок, причем вход устройства соединен с входом дешифратора, группавыходов которого соединена с первойгруппой входов блока памяти, втораягруппа входов которого соединена сгруппами выходов блока перебора перестановок и устройства, группа выходов блока памяти соединена с группойвходов элемента И-НЕ, выход которогосоединен с тактовым входом блока перебора перестановок.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 629538, кл. С Об Р 9/00, 1976.2, Авторское свидетельство СССРР 696471, кл. С 06 Е 15/20, 1976982005 Составитель Г. ПономареВаедактор М. Товтин Техред К.Мыцьо Коррект Шекмар Подписнота СССР д. 4/ П "Патент", ,г. Ужгород, ул. Проект ли ал аказ 9713/69 Тираж ВНИИПИ Государст по делам изобр 113035, Москва,. Ж 1нного комиений и откРаушская