Устройство для контроля состояния объекта

(51) ПИСАНИЕ ИЗОБРЕТЕНИ К АВТОРСКОМУ СВ ЛЬСТ И, . Интег ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ(71) Центральное конструкторское бюрогидрометеорологического приборостроения(56) 1. Балакай В, Г., Крюк Пральные схемы АЦП и ЦАП. М., Энергия,1978, с. 246 - 250.2. Патент США3357007,кл. 340 в 183, 1967 (прототип)(54) (57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯСОСТОЯНИЯ ОБЪЕКТА, содержа щеедатчики, выходы которых подключены кпервым входам соответствующих первыханалого-цифровых преобразователей ипервым входам коммутатора, выход которого подключен к первому входу второгоаналого-цифрового преобразователя, генератор, первый выход которого подключенк первому входу блока управления, выходкоторого подключен к второму входу коммутатора и входу кодера, второй выход генератора подключен к вторым входам первыхи второго аналого-цифровых преобразователей, блок буферной памяти, отличающееся тем, что, с целью повышения достоверности контроля, в устройство введены блоксогласования, вычислитель, блок приоритета, выходы первых аналого-цифровыхпреобразователей подключены к соответствующим первым входам блока согласования, первый выход которого подключен кпервому входу вычислителя, первый выходкоторого подключен к входу блока буфернойпамяти, выход второго аналого-цифровогопреобразователя подключен к второму входублока согласования, третий выход генератора подключен к третьему входу блока согласования, выход кодера подключен к четвертому входу блока согласования, второйвыход которого подключен к второму входу вычислителя, второй выход которого подключен к первому входу блока приоритета, выход которого подключен к второму входу блока управления, выход блока управления подключен к второму входу блока приоритета, второй выход генератора иодклкчец к третьему входу вычислителя.2, Устройство ио и. 1, отличающееся тем; что блок управления содержит регистр, элементы ИЛ И, элементы И, и цвертор, выход. первого элемента И подключен к первому входу регистра, первые выходы которого подключены к соответствующим первым входам вторых элементов И, выходы которых подключены к соответствующи м первым входам первых элементов ИЛИ, выход второго элемента ИЛИ через ицвертор подключен к вторым обьединенным входам вторых элементов И и первому входу первого элемента И, второй выход регистра подключен к его второму входу, вторые входы первых элементов ИЛИ, первый вход первого элемента И и входы второго элемен. та ИЛИ подключены соответственно к первому и второму входам блока управления, выходы первых элементов ИЛИ подключены к выходу блока управления.3. Устройство по п, 1, отличающееся тем, что вычислитель содержит блок памяти, арифметический блок, дешифратор, блок постоянной памяти, счетчики, выход первого счетчика подключен через блок постоянной памяти к входу дешифратора, первый выход которого подключен к первому входу арифметического блока, второй выход дешифратора подключен к первому входу блока памяти, выход которого подключен к второму входу арифметического блока, выход второго счетчика подключен к второму входу блока памяти, выход второго счетчика, третий вход блока памяти и вход первого счетчика являются соответственно первым, вторым и третьим входами вычислителя,Тяск уженк 1130илиал едактор М. Н".да каз 7458/38ВНИ Составитель В. о Техред И, Верес Тираж 568 И Государственного коми делам изобретений и о Москва, Ж - 35, Раугвская П Патент, г. Ужгород.1119055 первый и второй выходы арифметическогоблока являются соответственно первым и вторым выходами вычислителя. 4. Устройство по и. 1, отличающееся, тем, что блок приоритета содержит блок счетчиков, дешифратор, шифратор, триггеры и элементы ИЛИ, выходы дешифратора подключены к первым входам соответствующих элементов ИЛИ; выходы которых подключены к первым входам соответствующих триггеров, выходы которых подключены к соответствующим входам шифратора, выходы блока счетчиков подключены к вторым входам соответствующих элементов ИЛИ, вход дешифратора и объединенные вход блока счетчиков и вторые входы триггеров являются соответственно первым и вторым входами блока приоритета, выход шифратора является выходом блока приоритета. 5, Устройство по п. 1, отличающееся тем, что блок согласования содержит регистр, шифратор, элементы И и элементы ИЛ И, выходы регистра кроме последнего Изобретение относится к телеизмерениям и может быть использовано при создании автоматических систем контроля состоянияобъекта,Известна система сбора аналоговых сигналов на БИС, содержащая аналоговые датчики, аналоговый коммутатор, аналогоцифровой преобразователь (АЦП), микропроцессор 1.Недостатком этой системы является невысокая достоверность информации о состоянии контролируемого объекта из-за частичной потери информации при контроле быстропротекающих процессов, так как подключение каждого аналогового датчика к АЦП производится периодически, т.е. процесс измерения прерывен.Наиболее близкой по достигаемому эффекту к изобретению является телеметрическая система для передачи информации с контролем информационных каналов, содержащая М измерительных каналов, где М - число контролируемых параметров, и один контрольный канал, Каждый измерительный канал содержит датчик, выход которого подключен к схеме переключения, одним выходом связанной с входом управляемого мультивибратора, уровень сигнала на выходе которого зависит от напряжения на его входе. Выходы АЦП информационных каналов подсоединены к выходной вентиль. 5 1 О 15 20 25 подключены к первым входам первых элементов И и соответствующим входам шифратора, последний выход регистра подключен к первым входам второго и третьего элементов И и регистра, выходы первых и второго элементов И подключены к соответствующим входам первого элемента ИЛИ, выход которого подключен к первому входу второго элемента ИЛИ, выход шифратора - к первому входу второго элемента ИЛИ, выход которого подключен к второму входу первого элемента ИЛИ, выход третьего элемента ИЛИ подключен соответственно к первому и второму входам третьего элемента ИЛИ, выход третьего элемента ИЛИ подключен к второму входу второго элемента ИЛИ, вторые входы первых элементов И, второй вход второго элемента И, второй вход регистра, второй вход третьего элемента И являются соответственно первым, вторым, третьим и четвертым входами блока согласования, выход второго элемента ИЛИ и последний выход регистра являются соответственно первым и вторым выходами блока согласования,ной схеме, выход которой подключен к выходному детектору уровня, выход которого подключен к входу задатчика программ, один выход которого связан с входом калибратора, а другой - с распределителем.Недостатком этой системы является невысокая достоверность информации о состоянии контролируемого объекта. Это объясняется тем, что калибровка каждого канала производится в одной или нескольких точках, заданных жестко, независимо от точки, в которой производится измерение. Например, в этой системе можно контролировать две точки: первая точка - начало диапазона измерения, вторая точка - конец.Однако если данные контроля будут соответствовать заданным, т.е. канал будет признан исправным, нет полной уверенности в том, что измерения в других точках характеристики канала произведены верно. Например, от воздействия различных дестабилизирующих факторов (старение элементов, температурные и др.) характеристика канала может. прогнуться в середине (или какой-либо другой части), при этом данные, соответствующие точкам на отрезке прогиба характеристики канала, будут искажены, Попытка проверять как можно большее количество точек в каждом канале существенно увеличивают периодич25 30 35 40 45 50 55 ночть, контроля каждого канала (так как увеличивается время калибровки одного канала), что также снижает достоверность получаемой информации, а в случаях оперативного использования получаемых данных увеличение периодичности контроля может быть вообще недопустимо.Целью изобретения является повышение достоверности контроля устройства.Поставленная цель достигается тем, что в устройство, содержащее датчики, выходы которых подключены к первым входам соответствующих первых аналого-цифровых преобразователей и первым входам коммутатора, выход которого подключен к первому входу второго аналого-цифрового преобразователя, генератор, первый выход которого подключен к первому входу блока управления, выход которого подключен к второму входу коммутатора и входу кодера, второй выход генератора подключен к вторым входам первых и второго аналогоцифровых преобразователей, блок буферной памяти, введены, блок согласования, вычислитель, блок приоритета, выходы первых аналого-цифровых .преобразователей подключены к соответствующим первым входам блока согласования, первый выход которого подключен к первому входу вычислителя, первый вход которого подключен к входу блока буферной памяти, выход второго аналого-цифрового преобразователя подключен к второму входу блока согласования, третий выход генератора подключен к третьему входу блока согласования, выход кодера подключен к четвертому входу блока согласования, второй выход которого подключен ко второму входу вычислителя, второй выход которого подключен к первому входу блока приоритета. выход которого подключен к второму входу блока управления, выход блока управления подключен к второму входу блока приоритета, второй выход генератора подключен к третьему входу вычислителя.Блок управления содержит регистр, элементы ИЛИ, элементы И, инвертор, выход первого элемента И подключен к первому входу регистра, первые выходы которого подключены к соответствующим первым входам вторых элементов И, выходы которых подключены к соответствующим первым входам первых элементов ИЛИ, выход второго элемента ИЛИ через инвертор подключен к вторым объединенным входам вторых элементов И и первому входу первого элемента И, второй выход регистра подключен к его второму входу, вторые входы первых элементов ИЛИ объединены с соответствующими входами второго элемента ИЛИ, первый вход первого элемента И и входы второго элемента ИЛИ подключены соответственно к первому и второму входам блока управления, выходы первых элементов ИЛИ подключены к выходу блока управления.В вычислитель введены блок памяти,арифметический блок, дешифратор, блок постоянной памяти, счетчики, выход первого счетчика подключен через блок постоянной памяти к входу дешифратора, первый выход которого подключен к первому входу арифметического блока, второй выход дешифратора подключен к первому входу блока памяти, выход которого подключен к второму входу арифметического блока, выход второго счетчика подключен к второму входу блока памяти, выход второго счетчика, третий вход блока памяти и вход первого счетчика являются соответственно первым, вторым и третьим входами вычислителя, первый и второй выходы арифметического блока являются соответственно первым и вторым выходами вычислителя.В блок приоритета введены блок счетчиков, дешифратор, шифратор, триггеры, элементы ИЛИ, выходы дешифратора подключены к первым входам соответствующих элементов ИЛИ, выходы которых подключены к первым входам соответствующих триггеров, выходы которых подключены к соответствующим входам шифратора, выходы блока счетчиков подключены к вторым входам соответствующих элементов ИЛИ, вход дешифратора и объединенные вход блока счетчиков и вторые входы триггеров являются соответственно первым и вторым входами блока приоритета, выход шифратора является выходом блока приоритета.В блок согласования введены регистр, шифратор, элементы И, элементы ИЛИ, выходы регистра кроме последнего подключены к первым входам первых элементов И и соответствующим входам шифратора, последний выход регистра подключен к первым входам второго и третьего элементов И и регистра, выходы первых и второго элементовЯподключены к соответствующим входам первого элемента ИЛИ, выход которого подключен к первому входу второго элементаИЛИ, выход шифратора - к первому входу второго элемента ИЛИ, выход которого подключен к второму входу первого элемента ИЛИ, выход третьего элемента ИЛИ подключен соответственно к первому и второму входам третьего элемента ИЛИ, выход третьего элемента ИЛИ подключен к второму входу второго элемента ИЛИ, вторые входы первых элементов И, второй вход второго элемента И, второй вход регистра, второй вход третьего элемента И являются соответственно первым, вторым, третьим и четвертым входами блока согласования,выход второго элемента ИЛИ и последнийвыход регистра являются соответственнопервым н вторым выходами блока согласования,На фиг.представлена структурная схема многоканальной телеметрической систе.мы; на фиг, 2 - пример выполнения блокауправления; на фиг. 3 - пример выпол-нения блока вычисления и блока приоритета; на фиг. 4 - пример выполнения арифметического устройства.Система содержит датчики- 3, АЦП4 - 6. коммутатор 7, блок 8 управления,генератор 9, АЦП 10, кодер 1 номера канала, блок 12 согласования, регистр 13,элементы И 14 в 8, элементы ИЛИ 19 - 21, 15шифратор 22 номера канала, вычислительЖ, блок 24 приоритета блок 25 буфернойпамяти, арифметический блок (АБ) 26,блок постоянной памяти (БПП) 27, дешифратор 28 микрокоманд, счетчик 29,блок ЭО памяти, счетчик 31 цикла, элементыИЛИ 32 - 34, триггеры 35 - 37, шифраторприоритета (ШП) 38, блок счетчиков времени (БСВ) 39, дешифратор номера канала(ДНК) 40, регистр 41, элементов И 42 - 45,элементов ИЛИ 46 - 49, инвертора 50, матричный накопитель 51, дешифратор 52 адреса, блок настройки (БН) 53, усилители 54воспроизведения (УВ) 54, регистр 55 числа н формирователей записи (РЧ и ФЗ) 55,вентили 56 - 58.Система функционирует следующим образом,АЦП 4 - 6 формирует цифровые коды,соответствующие уровню сигнала на выходесоответствующего датчика. Эти цифровыекоды поступают на вычислитель 23, В этоже время коммутатор 7, управляемый блоком 8 управления,подключат выходы одногоиз датчиков 1 - 3 к входу АЦП 10. Цифравые коды с выхода АЦП 10 через блок 2согласования также поступают в вычислитель 23. Введем следующие обозначения: 40х -значение сигнала с выхода 1-годатчика, полученное на выходесоответствующего датчику АЦПв момент времени 1;11 - значение сигнала с выхода 1-го 45датчика, полученное на выходеАЦП 10 в момент времени 1, когдаэтот АЦП 10 . был подключен к1-му датчику.Значения Х) и А(, вводятся в вы-числитель 23 через блок 12 согласования,однако с разной частотой. Значения Х 1.(1)вводятся практически непрерывно (длядискретности времени, принятой в системе),а значения А (1) вводятся периодически,причем период ввода А 1, определяется сигналами с выхода блока 8 управления.Пусть в некоторый момент времениАЦП 10 был подключен к 1-му датчику Для мого момевта времени значения Х(Д и А были введенй в вычислитель 23. Затем для 1-го датчика в вычислитель 23 вводились значения ХЩ, Х(Я Х 1.(Ц,Х(х). Пусть в момент времени 1 АЦП 10 вновь подключился к 1-му датчику н в вычислитель 23 было введено значение А ). Примем для определенности, . что Хь,) было минимальным значением ряда Х (к), а Х;(1) - максимальным значением, т.е.Х;(1,)Хк) АХ(фе)При правильном функционировании всех элементов системы должно соблюдаться соотношениеХ; = А,),(2)Х(1) = А.(1 и)При этом (1) запишется какАф ) АХ,к) й Аа э). О)Обозначим Ь= А 1 а) - А(ъ) (4)Задавая заранее значение Ьдля каждого канала, т.е. регулируя величину Ь 1, можно регулировать степень достоверности информации о состоянии контролируемого объекта. При. уменьшении значения Ь значения Х (1 к можно получать со сколь-угодно высокой достоверностью, так как при Ь0 значения Х (с)- А (Ь)-эА(. (Ф).С учетом того,.что характер изменения измеряемого параметра по каждому каналу неизвестен, в предлагаемой системе для каждого канала задается условие1;Х(1 к) - А), (5)тем самым задана требуемая достоверность информации о контролируемом параметре. Как только соотношение (5) нарушается для какого-либо канала, к выходу датчика этого канала через коммутатор 7 нодключается АЦП 10, тем самым определяется значение А(1), где 1 - момент времени, перед которым нарушилось соотношение (5) . В блоке вычисления проверяется выполнение соотношения Х = А) н если соотношение выполняется, то в вычислителе.23 продолжается слежение за выполнением соотношения (5), в котором значение А (1), аменено значением А(Ц).Для упрощения изложения принципа работы системы рассматривали случаи абсолютного равенства Х (1),= А , т.е. получаемые в одни и те же моменты времени значения с выхода АЦП 1-го канала и подключенного к этому каналу ЛЦГ 1 О совпадают. Однако для этого требуется, чтобы все АЦП 4 - 6 имели бы такую же точность, как и ЛЦО, т.е. чтобы АЦП в(б) 55 у, = А;,) - ВХ ,) + С,у = А с,) =. ВХ (1) + СЗначения у, и у получены с требуемой достоверностью, так как сняты с выхода каждом канале имел бы погрепп остьизмерения, не превышающую заданнуюдля соответствующего параметра чтоэкономически нецелесообразно. В предлагаемой системе погрешность измеренияАЦП может быть выше, чем требуемая дляпараметра, т.е. АЦП могут быть неточными,а достоверность информации о состоянииконтролируемого объекта при этом не снижается, Таким образом в системе допускается частичныи отказ АЦП, когда их харак 1 атеристики изменились вследствие влияниядестабилизирующих факторов (температурных, временных и т.д.) либо из-за отказаодного или нескольких элементов.При таком отказе (т,е. когда произошло 15изменение характеристики преобразователя, - характеристика сместилась, вынулась и т.д.) предлагаемая система позволяет получать данные о соответствхзогцемотказавшему АЦП параметру практическис заданной достоверностью.Пусть имеющий низкую (ниже требуемой для параметра) точность АЦП расположен в 1-м канале и пусть вследствие описанных причин характеристика его изменилась. 25С выхода этого АЦП через блок 12 сог. ласования в вычислитель 23 вводятся значения Х 1), Х.Щ, Х), Х 1,(Ь). В момент 1, к 1-му датчику был подключен черезкоммутатор 7 АЦП 1 О и вычислитель 23введено значение А,(т) с выхода АЦП 10через блок 12 согласования. Примем дляопределенности, что Х,) - это минимальное значение гармоничного ряда Х 1,),Х 1,(1), Хф (1), Х.), аХ,(1) - максимальное значение этого ряда. Если разностьд Х 1= Х 1,) -Х 1)достаточно мала по отношению ко всемудиапазону характеристики АЦП, а промежуток времени т = 1 - т также мал настолько, что параметры элементов АЦПза это время практически постоянны, томожно считать, 4 то на участке от Хс(11)до Х(1) характеристика АЦП имеет виду = ВХю) + С,у -выходной сигнал датчика 1;45В -сопэ 1;С -сопэ 1;О -значение, принадлежащее рядуХ.,", Ха(ю)Если в момент ( вторично подключить АЦП 10 к выходу первого датчика (а это осуществляется выбором требуемой величины й 1 - см. (5) и получить значение можно записать калибратора. В момент 1 АЦП 10 к выходу 1-го датчика нс подключался, и известно только чтоу = ВХ(,) + С, причем точные значения В и С неизвестны.Из (6) следуетА 1(14) - А (1) - . ВХа(1 м) - Х (11) Д, (7)Л й) Ай)хцБ)- х 1(Г;):Тогда из первого уравнения (6)следовательно,Из (8) вытекает, что значение у полую чено практически с такой же достоверностью, что и калиброванные значения у, и у, так как в выражении (8) нет неопределенных величин.Аналогично можп 1 получить и значение у по имеющему я начснию Х. 3).Корректировка по,о часмых значений по формулеР 1 Х. )Айп) йЯ 8)к ="ХЯи):8.1) производится н вычислителе 23.Пусть цифровые коды с выходов АЦ 1 4 - 6 поступают на вход блока 12 согласования.Коммутатор 7 подключает выходы одного из датчиков в 3 к входу АЦП 10. Работой коммутатора 7 управляет блок 8 управления, который работает следующим образом.По начальной установке в первый разряд сдвигающего регистра 41 записывается 1, в остальные разряды этого регистра 41 записан 0. Если с выходов ШГ 1 38 нет ни одного сигнала 1, то на выходе ипвертора 50 будет разрешающий сигнал 1, поэтому 1 с первого разряда сдвигаю- щего регистра 41 через элемент И 43 и через элемент ИЛИ 46 поступает на ком мутатор 7, на первый ключ этого коммутатора. При поступлении с генератора 9 импульса на тактирующий (сдвигающий) вход сдвигающего регистра 41 1 из первого разряда этого регистра сдвигается во второй разряд, а в первом разряде регистра 4 оказывается 0, так как регистр собран по кольцевой схеме, т.е. его вход связан с вы-ходом. При этом 1 через элемент И 44 и элемент ИЛИ 47 постх пает на коммутатор 7, на второй ключ этого коммутатора и т.д.Если же на одном из выходов Ш 11 38 появится , например, на третьем, связанном с элементом ИЛИ 48, то этот сигнал 1, через элемент ИЛИ 48 поступит на коммутатор 7 иа его третий ключ. Одновременно на выходе инвертора 50 появит. ся сигнал О, запрещающий прохождение сигналов с выходов сдвигающего регистра 41 через элементы И 43 - 45. Одновременно запрещается прохождение сигналов с генератора 9 через элемент И 42 на сдвигакиций вход регистра 41. Поэтому, когда сигнал 1 любого из выходов ШП 38 исчезнет, сдвнгакший регистр 41 продолжит работу с прерванного положения.Следовательно, на элементы И 14 - 17 поступают параллельные цифровые коды с АЦП 4 - б и АЦП 10, На другие входы этих элементов поступают сигналы с разрядных выходов сдвигавшего регистра 13.1 рн этом сигнал , т.е. разрешающий потенциал записан только в одном разряде сдвигающего регистра 13, в остальных разрядах этого сдвигающего регистра записан 0, Регистр 13 построен по коль. ценой схеме, т.е, при сдвиге 1 из последнего разряда она(1) попадает в первый разряд, так как выход сдвигающего регистра 13 связан с его входом. Поэтому регистр 13 работает циклично. Начало каждого цикла - это появление сигналав первой ячейке регистра 13. Конец каждого цикла - это сдвиг 1 иэ последнего разряда регистра 13 в первый разряд этого регистра. Начало последующего цикла совпадает по времени с концом предыдущего цикла.Сдвиг 1 по ячейкам сдвигающего регистра 13.производится импульсами, поступаюшимн на тактирующий (сдвигающий) вход сдвигающего регистра 13 с выхода генератора 9, Таким образом, на разрешаюгцих входах элементов И 14 - 17 поочередно поступает разрешающая 1 и соответствуюшие.коды АЦП и АЦП 10 через элемент ИЛИ 19 поступают на вход элемента ИЛИ 21, Одновременно 1 с выходов сдвигающего регистра 13 поступает иа шифратор 22 номера канала,тем самым на выходе шифратора 22 формируется код номера соответствукнцего канала. С выхода триггера последнего разряда сдвигаюшего регистра 3 сигнал 1 дает разрешение на прохождение кода через элемент И 18. На другой вход элемента И 18 поступает сигнал с выхода кодера 11 адреса, этот сигнал содержит код номера канала, к которому подключен АЦП 10. Коды с выходов шифратора 22 и элемента И 18.поступают через элемент ИЛИ 20 на вход элемента ИЛИ 2. Таким образом, на выходе элемента ИЛИ 21 появляется параллельный код, содержащий ,одновременно кодовое значение величины измеряемого параметра, а также код номера канала, в котором находится параметр.Например, если имеется 22 разряда выхода элемента ИЛИ 21, то 18 первых разрядов используются для передачи величины параметра, а 4 оставшихся разряда - для передачи кода номера параметра.В принятых обозначениях на выходеблока согласования 12 циклично появляютсякоды (1 раз в цикл):Х 1,(1 ) + адрес 1, (Ю)тдепоследовательно равно 1,2,3,;адрес. - код номера канала.А(1) + адрес А,где ДМэто значение, измеренноеАЦП 10,адрес А - код номера параметра, которому,это измеренное значение соответствует.Длительность каждого цикла определя., . ется быстродействием АЦП (относительнонизкое) и частотой, с которой можно производить смену кодов на входе вычислителя 23 (отиосительно высокая), Поэтому25 частота, поступающая на тактирующий входсдвигавшего регистра 3 с выхода генератора 9 выбирается максимально возможной с учетом приведенных выше ограни-чений,Итак, на вход вычислителя 23 поступают сигналы согласно выражений (О). Ввычислитель 23 этн сигналы поступают навход блока 30 памяти оперативной (БОП),С выхода последнего разряда сдвигающегорегистра 3 на вход счетчика цикла 31 вконце каждого цикла поступает сигнал 1.В счетчике 31 цикла производится суммирование этих единиц, т,е. с выхода счетчика 31 цикла на вход БОП 30 поступает кодномера цикла.БОП 30 разбит на зоны памяти, коли 40 чество которых равно количеству каналовизмерения плюс одна зона для калибратора, т.е. каждому каналу измерения соответствует определенная, навсегда за ним закрепленная зона БОП. Номер этой зонысоответствует коду адреса, поступающемуна вход БОП вместе с кодовым значениемпо каналу величины, Таким образом, измеренное значение записывается в определенную. зону БОП 30, а очередность записизначений в эту зону (номер по порядку из-.мерения) определяется номером цикла, поступившим в БОП с выхода счетчика 31цикла,Значения, плученные с выхода АЦП 10,записываются.в свою зону вместе с соответствующими этим значениям алисами,номер измерения соответствует номеру цикла, поступающему с выхода счетчика 31цикла на вход БОП 30. Базой для выполнения БОП 30 целесообразно принять МОП БИС К 535 РУ 2.- и К 535 РУЪИнформация из блока БОП 30 при поступлении команд с дешифратора 28 поступает в АБ 26.5АБ 26 выполняет 4 арифметических действия над числами, представленными нараллельными кодами: сложение, вычитание, умножение н деление, и одну логическую операцию: сравнение (больше-меньше- равно). Команды на выполнение этих операций поступают в АБ 26 с выхода дешифратора 28 микрокоманд. Последовательпо формуле (5) и сравнение полученной разности с величиной 6 1; корректировка получаемых значений Х(1) по формуле (9),Коды чисел, над которыми выполняются арифметические и одно логическое действия, поступают в АБ 26 из БОП 30. Результаты решения двух основных задач из АБ 26 поступают в блок 25 буферной памяти и на вход блока 24 приоритета.Элементной базой для изготовления 25 Аб 26 наиболее целесообразно принять МОП БИС К 536 ИК 9. Возможно также изготовление АБ 26 и на другой элементной базе,ЗО В основу предлагаемои структуры АБ 26 положен принцип органиэации арифметического устройства на едином однородном оборудовании накопителя ОЗУ (оперативного запоминающего устройства). Ввиду высокой однородности и экономичности накопителя ОЗУ такое направление приводит . к резкому сокращению аппаратурных затрат, уменьшению числа соединений, повышению технологичности вычислительных блоков. Поэтому структурное проектирование АБ 26 и БОП 30 должно производиться совместно.На фиг. 3 приведен фрагмент блока 30 35 40 памяти БОП, функционирующий совместнос АБ 26.На фиг. 3 представлена структура АБ 26 на едином однородном оборудовании накопителя МОЗУ системы 20, 2% с коэффициентом селекции КС = 2, Здесь матричный накопитель 51 простейшей конструкции условно разбит на две части: хранящую часть накопителя (ХЧН) и функциональную часть накопителя (ФЧН). Устройство содержит также дешифратор адреса (ДА) 52, блок настройки (БН) 53, усилители 54 воспроизведения (УВ) 54, регистр числа и формирователей записи (РЧ и ФЗ) 55, вентили 56 - 58. Управление АБ 26 и вывод информации осуществляется через числовую магистраль ЧМ. 50 55 ность этих команд такова, что в АБ 26 производится решение двух основных задач: вычисление значенияХ(1) - А;(1 15 Адресные шины ХЧН обычным образом подключены к ДА 52 ХЧН используется как обычное ОЗУ для пассивного хранения п-разрядных чисел. Код адреса выбираемой ячейки поступает иэ числовой магистрали ЧМ. Адресные шины ФЧН подключены к БН 53. В БН 53 содержится К формирователей адресных токов 1 а .1 ак. Ток 1 аг может изменять свое значение и полярность в зависимости от входных команд из числовой магистрали ЧМ. Особенность БН 53 состоит в том, что возможно возбуждение произвольного сочетания токов 1 а 1: 1 ак одновременно. Именно этой особенностью определяется возможность выполнения за одно обращение к накопителю 51 до К двухместных логических операций в ФЧН. Операции выполняются над словами Х -Хк и общим и-разрядным аргументом У. Вектор У физически представлен разрядными токами записи 1 р,-рай из регистра числа и формирователей записи РЧ и ФЗ 55, Вектор Х представлен состоянием намагниченности сердечников в ячейке ФЧН с 1. Результат логического преобразования может быть получен в виде вектора Я = (ц ц, с 1), определяемого состоянием намагниченности сердечников в 1-й ячейки ФЧН после выполненной операции, либо при чтении ячеек в виде п-разрядного вектора Х = ( У, Уг Хп), представленного на разрядных шинах электродвижущими силами перемагничивания. Сигналы 7. поступают на вход УВ 54, которые формируют выходной сигнал вне зависимости от полярности входных сигналов. Поэтому Хс=при /еО =(еединицы//, а У= 0 при /е 1/ = е /нуля/. Ув 54 срабатывает при У 1, =лишь при условии И =(стробирующий сигнал в такте чтения). Выходы УВ 54 и входы РЧ и ФЗ 55 подсоединены через вентили 56 - 58 к числовой магистрали ЧМ, Вентили 56 соединяют выходы УВ 54 с ЧМ в соответствии с номером разряда, а вентили 57 -в соответствии со сдвигом на один разряд влево (1-й разряд ЧМ соединяют с (1-Н)-м разрядом УВ 54.Выполняемые в ФНЧ операции представлены в таблице. Рассмотрение таблицы следует проводить с привлечением таблиц истинности реализуемых логических операций. В таблице 1 д - ток полного перемагничивания по предельной петле гистерезиса. Таким образом, ФЧН следует рассматривать как поле многофункциональных, настраиваемых адресным током 1 регистров. Многофункциональность обусловлена поро. говыми свойства ми сердец и и ков.Операции 1,3 выполияктся в такте счи. тывания, остальные операции - - в такте записи. Операции .2 хариктсриы для обычного .УЗУ. Ириведеииц в таблице опера40 45 50 55 ции обеспечивают избыточный набор логических и установочных операций.В такте записи (2,4 - 7 операции) возможно одновременно выполнение в общем случае различных двухместных (Х и У) операций в ФЧН при одновременной записи слова т в ХЧН. Избыточный набор логических операций (сдвиг влево через вентиль 57) позволяет алгоритмически (реализуя последовательно во времени соответствующую микропрограмму) выполнить любую логическую или вычислительную операцию, в том числе и указанные операции, для которых и предназначено АБ 26.Принцип работы многоканальной телеметрической системы заключается в следующем.Как указано выше, АБ 26 управляется микрокомандами, поступающими на АБ 26 с выхода дев ифратора 28 микрокоманд. Эти микрокоманды обеспечивают выполнение операций Сложение, Вычитание, Умножение, Деление, Сравнение, Ввод числа в АБ, Вывод числа из АБ, причем каждой операции соответствует определенный набор микрокоманд. Этот набор (или коды) микрокоманд определяется конкретным исполнением АБ 26.Задав последовательность операций Сложение, Вычитание и т.д. для решения двух основных задач в АБ 26, тем самым задают и последовательность микрокоманд, т.е. в какой последовательности нужно формировать микрокоманды на входе АБ 26, связанном с выходом дешифратара 28 микрокоманд.Формирование такой последовательности микрокоманд обеспечивается следующим образом. До начала работы системы коды микрокоманд записываются в БПП 27 так, что адреса последовательно расположенных команд отличаются на 1. С выхода генератора 9 на вход суммирующего счетчика 29 поступает частота, которая выбираетя максимально возможной для принятой элементной базы. Выходы разрядных триггеров суммирующего счетчика 29 связаны с адресными входами БПП 27. Поэтому при заполнении частотой суммирующего счетчика 29 на выходе БПП 27 последовательно появляются коды требуемых для управления АБ 26 и БОП 30 микрокоманд, которые поступают на указанные блоки через дешифратор 28 микрокоманд.Элементной базой для изготовления БПП 27 наиболее целесообразно принять БИС ПЗУ К 535 РЕ 2.Как указывалось выше, второй основной задачей, решаемой в АБ 26, является кор,ктпровка получаемых значений Х(1) о формуле (9). Данные для проведения ,.пх корректировок поступают в АБ 26 из . ЙП 30 из соответствующих зон этого блока. 5 1 О 15 20 25 30 35 После проведения корректировки значении Х(1) в соответствующей зоне, т.е, после загрузки этого значения из БОП 30 в АБ 26 для проведения корректировки, это значение Х(1) в БОП 30 стирается. Аналогично стираются из своей зоны в блоке БОП значения АЦП 10, которые использовались для калибровки, и больше не потребуются для дальнейших вычислений.Откорректированные в АБ 26 значения Х(1) поступают из АБ 26 в буфер 25 и, в конечном счете, поступают потребителю информации.Рассмотрим результаты решения первой основной задачи в АБ 26, т.е. вычисление значения Х,(1 к) - А 1(1,) и сравнение полученной разности с величиной ь 1 (5). Эта операция производится в АБ 26 непрерывно по мере поступления новых значений Х(1) на вход БОП 30 и оттуда - в АБ 26. Если соотношение (5) выполняется, то из АБ 26 на вход блока 24 приоритета сигнал не поступает. Если для какоп,-либо канала соотношение (5) не выполняется, то из АБ 26 на вход буфера 24 поступает адрес номера канала, для которого соотношение (5) перестало вьполняться . Это означает, что к датчику, расположенному в этом канале, нужно подключить АЦП 10 через коммутатор 7. Это требование реализуется следующим образом. Сигнал с АБ 26 поступает на расположенный в блоке 24 приоритета ДНК 40 У ДНК 40 количество выходов равно количествуканалов измерения и каждому каналу измерения соответствует свой выход ДНК 40. Примем, что на вход ДНК поступил код номера второго канала измерения, в котором расположен датчик 2. На выходе ДНК 40, связанном с первым входом элемента ИЛИ 33, появляется сигнал.1. Этот сигнал проходит через элемент ИЛИ 33 на установочный вход триггера 36, устанавливая этот триггер в 1. Сигнал с этого триггера 36 поступает на вход ШП 38. На втором выходе ШП 38 также появляется сигнал 1, который поступает с выхода ШП 38, являющимся выходом блока 24 приоритета, на вход блока 8 управления коммутатором 7. Тем самым блок 8 управления дает сигнал коммутатору 7 на внеочередное подключение АЦП 10 через коммутатор 7 к выходу датчика 2.Этот же сигнал с выхода блока 8 управления поступает на триггер 36 и обнуляет его. Схема блока 24 приоритета возвращена в исходное состояние.Возможен случай когда два триггера одновременно (или почти одновременно) устанавливаются в 1, Это возможно как по подряд двум поступившим адресам номеров двух различных каналов из АУ 26 на ДНК 40 1 может быть и больше), так и по сигналам, поступающим из БСВ 39. ВО БСВ 39 расположены счетчики времени по числу измерительных каналов, т.е. каждому измерительному каналу соответствует один определенный счетчик времени, высод которого связан через элементц ИЛИ 32 - 34 с одним определенным триггером (35, 36, 37 и т.д.). Перед началом работы системы задается емкость каждого счетчика времени в БСВ 39, т,е. тем самым задается максимально допустимое время, которое допускается для работы каждого канала без контроля его АЦП 10 без снижения требуемой достоверности. Это время в общем слу. Чае. различно для разных параметров, так как неодинакова и важность информации по каждому параметру.Пусть одновременно в состояние 1 установились триггер 36 сигналом с ДНК 40 через элемент ИЛИ ЗЗ н триггер 35 сигналом с первого выхода БСВ 39 через элемент ИЛИ 32. На ШП 38 поступили одновременно 2 сигнала 1 с выхода триггера 35 и выхо- да триггера 36. Приоритетность каналрв, необходимая потребителю, была задана перед началом работы системы; шифратором приоритета 38. Поэтому в соответствии с заданной пряоритетностью ШП 38 формирует первый сигнал, поступающий на вход блока 8 управления коммутатором 7. Пусть это будет сигнал на подключение датчика 1 через коммутатор 7 к входу АЦП О. Как только блок 8 управления отработает этот сигнал на своем выходе, т.е, даст команду на подключение датчика 1, то этой же командой обнуляется триггер 35, а также счетчик времени первого канала измерения в БСВ 39. Так как сиг 1. Считьв ание (Еи, 1)1 й налс выхода триггера 35 исчез, то теперь аналогично описанному будет отрабатываться сигнал 1 с выхода триггера 36 до обнуления этого триггера н соответствующего счетчика времени в БСВ 39 сигналом с выхода, блока управления 8 коммутатором. Блок 24 приоритета возвращен в исходное состояние, все условия отработаны.Технико-экономический эффект пред.. лагаемого изобретения заключается в повышении достоверности информации при контроле состояния объекта, так как контроль осуществляется непрерывно и есть возмож.ность восстановления информации при частичных отказах элементов в измерительных 15 каналах. Это особенно важно при звтоматическом контроле удаленных и труднодоступных объектов, где невозможно быстрое вмешательство человека для исправления неполадок.Кроме того, конструктивно одинакововыполняемые системы по предлагаемому изобретению одинаково успешно удовлетворяют запросы самых различных потребителей информации, так как перестройка параметров системы . осуществляется до.25 статочно просто. Значительным преимущест.вом системы перед известными является возможность применения в системе аналогоцифровых преобразователей пониженной точности без снижения качества выдаваемой системой информации. Это позволяет получить экономический эффект как при изготовлении сйстемц, так и при эксплуатации за счет снижения трудоемкости настройки и за счет применения менее точ.ных и менее стабильных элементов.