Интегро-дифференцирующее устройство

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик нЯ 78161(22) ЗаЯвлено 05,06,81 (21) 3300293/18-24с присоединением заявки Мо(23) Приоритет Я 1) М Кп 3 С 06 С 7/18 Государственный комитет СССР по делам изобретений и открытийОпубликовано 30.1182. Бюллетень М 44 Дата опубликования описания 30, 11. 82(54) ИНТЕГРО-ДИФФЕРЕНЦИРУЮЩЕЕ УСТРОЙСТВО Изобретениеагносится к автоматике и вычислительной технике.Известно устройство, содержащее делитель напряжения на резисторах, термоэависимый элемент, нагрузочный резистор, источник опорного напряжения и переключатель Г 11.Его недостаток - низкая точность и невозможность одновременного выполнения операций дифференцирования и интегрирования.Наиболее близким по технической сущности к предлагаемому является устройство, содержащее блок умножения, интегратор, два релейных элемента, два запоминающих элемента, сумматор, генератор пилообразного напряжениянуль-орган и пороговый элемент. Устройство позволяет полу" чать на выходе усредненную скорость изменения входного сигнала за период Т С 23.Недостатки известного устройстваниэкое быстродействие и узкий класс решаемых задач. Первое связано с тем, что точное значение скорости может быть получено не чаще, чем через Т/2. Такая дискретность может привести к существенным потерям точности в работе систем автоматического регулирования, использующих устройство. Второй недостаток обусловлен тем, что несмотря на относительную сложность устройства, онопозволяет определять только производную входного сигнала,Цель изобретения - расширениекласса решаемых задач эа счет определения интегральных характеристикисследуемого сигнала и повышениебыстродействия.Поставленная цель достигаетсятем, что интегро-дифференцирующееустройство, содержащее первый интегратор, первый сумматор и генератор тактовых импульсов, содержитвторой интегратор, второй сумматор,блок памяти, первый и второй коммутаторы, при этом вход первого интегратора является входом устройства, выход первого интегратора соединен с входом второго интегратораи с первыми входами первого и второго сумматоров, выход второго интегратора соединен с вторыми входами первого и второго сумматоров,выход первого сумматора через пер"вый коммутатор связан с соответствухзцими входами блока памяти, соотЗО ветствующие выходы которого черезвторой коммутатор связаны с третьим входом второго сумматора, выход генератора тактовых импульсов, подключен к управляющим входам первого и второго коммутаторов, выходы вто" рого сумматора и первого и второго интеграторов являются соответствующими выходами устройстваПовышение быстродействия обусловлено тем, что в устройстве может быть достигнута практически любая частота измерения средней скорости.На чертеже представлена схема устройства.Схема содержит интеграторы 1 и 2, сумматор 3, коммутатор 4, блок 5 памяти, коммутатор б, сумматор 7, генератор 8 тактовых импульсов, вход 9 и выходы 10-12 устройства.В основу работы устройства положены следующим зависимости.Как и в прототипе, средняя скорость определяется на основе аппроксимации входной функции Г на некотором промежутке о-Й; 1 О+Й линейной Функцией Ч(1) = ао+а. Ве личина а находится из условия мини 1мума среднеквадратической ошибки и представляет собой среднюю скорость изменения й(1) на заданном промежуткеЙ5 Ио+5)а 5 После соответствующих преобразований имеемс= -фй -а)+а (1-а)+а(1 О+а)- 23-фИ .а)-яИ а)+в(,+а),2 аъгдефИ., 5)= КИ,5)а 5;(,ь) =Х 1,.1 йв .Таким образом, для определения средней скорости изменения входного сигнала на интервалео-Й; 1 О+Й.) надо определить однократный й двойной интегралы от входной функции в моменты времени о-Й и о+Й и выполнить их алгебраическое суммирование в соответствии с формулой (1),Блок 5 памяти предназначен для хранения значений сумм однократного и двойного интегралов от входного сигнала в прошедшие моменты времени.Устройство работает следующим образом.Импульсы генератора 8, поступая на управляющие входы коммутаторов 4530 и 6, обеспечивают поочередное подключение входов блока 5 памяти к выходу сумматора 3 и выходов блока 5 к входу сумматора 7, причем при подключении 1-го запоминающего элемента блока 5 к выходу сумматора Э (1+1)-ый запоминающий элемент блока 5 подключается к входу сумматора 7.Если период определения средней скорости Т = о-Й 1 О+Й 3 разбит на и промежутков, то коммутаторы 4 и б содержат и+1 ключевой элемент, блок,5 " (и+1) запоминающий элемент, В исходном состоянии интеграторы и эапоминающие элементы блока 5 обнулены.При этом выход сумматора 3 подключен через коммутатор 4 к первому запоминающему элементу блока 5, выходвторого запоминающего элемента черезкоммутатор 6 подключен к входу сумматора 7. Интеграторы 1 и 2 начинаютинтегрировать входной сигнал, а импульсы с генератора 8 последовательно подключают 1-ые запоминающие элементы к выходу сумматора 3 и(+1)-ые.ко входу сумматора 7, Таким образом, )-ый запоминающий элемент будет хранить значение Аа 1(1-1)1. Послеприхода и-го импульса с генератора8 к выходу сумматора 3 будет под ключен (и+1) элемент, а к третьемувходу сумматора 7 - первый, т.е, будет подано значение А(о). На первый вход сумматора 7 поступит Й Р(Т)с интегратора 1, а на второй (инвер тирующий) вход - ф(Т) с интегратора2. На выходе сумматора 7 появитсязначение а, определенное на промежутке 10,Т 1. Следующий импульс генератора 8 обеспечит подключение вто Рого запоминающего элемента вместопервого и первого вместо (и+1)-го.В результате будет получено значение а на промежутке д, Т+дй 3 ит.д. Значения однократного и двойного 45 интегралов с точностью до масштабного множителя могут снижаться с выходов первого и второго интеграторовсоответственно.Если значение дифференцируемойфункции й0 при 1(0, то достоверное значение а будет получено только по истечении одного периода осреднения Т, так как в исходном состоянии запоминающие элементы были обнулены.Таким образом, преимуществамипредлагаемого устройства являютсяболее широкие функциональные воэможности, связанные с воэможностью получения, кроме скорости изменения, од нократного и двойного интегралавходной величины, так, например, если входная величина пропорциональна скорости, то на выходе первого интегратора будет получен пройденныйпуть, а на выходе сумматора 7 - сред978161 аз 9220/65Подписное НИППИ 3ираж 731 нее ускорение; более высокое быстродействие и, соответственно, более высокая точность работы систем автоматического управления использующих данное устройство. Если период определения скорости равен Т, а количество запоминающих элементов равно и+1, то в течение времени Тбудет получено и точных значений средней скорости входного сигнала, в то время как в прототипе только два, т,е. точные значения могут сни маться в и/2 раэ чаще. Конкретная степень повышения точности зависит от динамических свойств входного сигнала. При той же точности достигается снижение аппаратурных затрат, так как отпадает надобность в блоке перемножейия, генераторе пилообразного напряжения, нуль-органе и пороговом элементе, являющихся относительно сложными узлами.Кроме того, наличие фильтрующих свойств при определении скорости, т.е. воэможности отсевания высокочастотных составляющих входного сигнала, также, является преимуществом предлагаемого устройства.Если период осреднения Т мал, то на выходе сумматора 7 будет получена производная входногосигнала в обычном смысле. Все сказанное определяет технико-экономический эффект от использования изобретения.Формула изобретенияИнтегро-дифференцирующее устройство, содержащее первый интегратор,первый сумматор и генератор тактовых импульсов, о т л и ч а ю щ е ес я тем, что, с целью расширениякласса решаемых задач за счет определения интегральных характеристикисследуемого сигнала и повышения быстродействия, оно содержит второйинтегратор, второй сумматор, блокпамяти, первый и второй коммутатооры, при этом вход первого интегратора является входом устройства,выход первого интеграторасоединен свходом второго интегратора и с первыми входами первого и второго сумматоров, выход второго интегратора 15 соединен с вторыми входами первогои второго сумматоров, выход первогосумматора через первый коммутаторсвязан с соответствующими входамиблока памяти, соответствующие вы-.20 ходы которого через второй коммутатор связаны с третьим входом второго сумматора, выход генератора тактовых импульсов подключен к управляющим входам первого и второго ком мутаторов, выходы второго сумматора .и первого и второго интеграторов соответствующими выходами устройства,Источники информации,принятые во внимание при экспертизе1 1. Авторское свидетельство СССРР 716047, кл. С 06 С 7/18, 1978.2. Авторское свидетельство СССР35 по заявке Р 2930487/18-24,кл. С 06 С 7/18, 1980 (прототип) . Филиал ППП "Патент", г,ужгород, ул.Проектн