Четырехквадратный умножитель

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сова СоветскихСоциалистическихРеспублик и 978166 3(22) Заявлено 18.06.81 (21) 3301284/18-24 Р)м Кп з 6.06 6 7/16 с присоединением заявки Мо(23) Приоритет -Государственный комитет СССР ио делам изобретеиий и отнрытий33)УДК 681.335 (088 8) Опубликовано 361182. Бюллетень Й 44 Дата опубликования описания 30,11.82 ВЪС.В.Гущин, В.З.Иайдерон и З.Ф.Юсупов,"й(54) ЧЕТЫРЕХКВАДРАНТНЫЙ УМНОЖИТЕЛЬ Изобретение относится к аналого ной вычислительной технике, к уси" лительной технике, а именно к устройстнам с переменным коэффициентом передачи, и может быть использонанон аналоговых вычислительных машинах и н системахобработки данных.Изнестен четырехкнадрантный умно- житель, содержащий четыре дифференциальных усилительных каскада, дна, генератора тока, дна логарифмирующих транзистора, резистор смещения, дна резистора нагрузки, балансирующий резистор.В этом устройстне эа счет балансирующего резистора, нключвнного между коллекторами логарифмирующих транзисторон, достигнуто определенное повышение точности перемножения и динамического диапазона входных сигналон 1 .Однако н данном умножителе недостаточно нысокая точность, которая при самой тщательной настройкеимееь эна 1 вние порядка Ф 0,5. Щоме того, н этом устройстве недостаточно широкий динамический диапазон первмножаемых нходыых напряжений.Наиболев близким по технической сущности к предлагаемому является 30 четырехкнадрантный умножитель, содержащий первый и второй нходйые усилительные блоки, информационные входы которых являются соответственно первым и вторым,нходамй устройна, дна дифференциальных источника тока, входы которых подключены соотнетстненно к входам питания первого и второго входных усилительных блокон, блок умножения, выход которого является выходом устройства, перный " вход блока умножения переключен к выходу первого входного усилительного блока, второй вход - к выходу второго входного усилительного блока, выход питания блока умножения подключен к шине питания, и дна логарифмирующих диода 12 3.В этом устройстнв также недостаточно высокая точность перемножения н широком динамическом диапазоневходных напряжений, для понынвния точности умножения н нем требуется подбор логарифмирующих диодон. Требуется также, чтобы транзисторы умножения были тщательно согласонаны по своим динамическим характеристикам. В связи с этим даже н случае выполнения такого умиожителя н ниде интегральной полупроводниковой микоо 978160формула изобретения Четырехкнадрантный умножитель,65 содержащий пеРвый и втоРой входные схеьа (в этом случае достигаетсянаилучшее согласование параметровэлементов умножителя) не достигаетсядостаточно высокая точностьТиповоезначение проведенной относительнойпогрешности в лучших случаях составляет ф 0,5 - 1 Ф. Некоторые вариан-,ты перемножителей,выполненные поданной схеме (например, перемножитель.типа 525 ПС 1), имеют типовую величинуприведенной относительной погрешности порядка ф 2. Во многих случаяхпрактического применения перемножителей (например, в системах прецизионной обработки аналоговых сигналов)такие точности не обеспечивают ныпол ненке поставленных задач,Пель изобретения - повышение точности в широком динамическом диапазоне входных сигналов.Поставленная цель достигается тем,что в четырехквадрантный умножитель,содержащий первый и второй входные усилительные блоки, информационные входы которых являются соответственно первым ивторым входами устройства, дна дифференциальных источника така, выходы кото.рых подключены соответственно квходам питания первого и второговходных усилительных блоков, блокумножения, выход которого являетсявыходом устройства, первый вход блока 30умножения подключен к выходу первоговходного усилительного блока, второйвход блока умножения подключен к выходу второго входного усилительногоблока, выход питания блока умножения 35подключен к шине питания, введены резистор смещения и две логарифмирующие транзисторные пары, при этомэмиттеры первых транзисторов первойк второй логарифмкРующих транзксторных пар подключены соответственно к базам вторых транзисторов первой и второй логарифмирующих транзисторных пар, коллекторы первыхтранзисторов первой и второй логариф.мирующих транзисторных пар объединены, коллекторы вторых транзисторовпервой и второй логарифмирующих транзисторных пар объединены, базы первых транзисторов первой и второй логаркфмирующих транзисторных пар объ 50едикены и через резистор смещенияподключены к шине питания, а эмиттеры вторых. транзисторов первой ивторой логаркфмирующих транзисторныхкар подключены к первому входу блока55умножения.Блох-схема четырехквадрантногоумножителя приведена на чертеже.Четырехквадрантный умножктель содержит первый и второй входные усилительныв блоки 1 и 2, выполненныесоответственно на транзисторах 3 и4, 5 и б к резисторах обратной связи 7 и 8, два дифференциальных источника тока 9 и 10, блок 11 умно" жения, на транзисторах 12 - 15 и нагрузочных резисторах 16 и 17, первую и вторую логарифмирующие транзисторные пары 18 и 19 соответственно на транзисторах 20 и 21, 22 и 23, резистор 24 смещения и шину 25 питания.Четырехквадрантный умножитель работает следующим образом.Умножение выполняет блок 11 умножения. В выходном сигнале блока умножения присутствуют экспоненцкальная составляющая перного входного сигнала ц и линейная состанляющая второго ходного сигнала 0 . Для компенсации экспоненцкальной состав" ляющей сигнала служат логарифмирующие транзисторные пары 18 и 19, каждая иэ которых образована двумя транзисторами 20, 21 и 22, 23, Причем коллекторы транзисторов одной логарифмирующей транзисторной пары соединены с коллекторами соответствующих транзисторов"другой логаркфмирующей транзисторной пары, а эмиттеры первых транзисторов 20 и 22 логарифмирующих транзисторных пар соединены с базами вторых транзисторов 21 и 23.Благодаря такому выполнению логарифмирующих транзисторных пар прологаркфмиронанное напряжение образуется одновременно на переходах баэаэмиттер двух транзисторов 20, 21 и 22, 23. Влияние разброса параметров этих транзисторов на точность умножения уменьшается за счет усреднения значений параметров логарифмкрующих транзисторов и протекания уравнительного тока между коллекторамк соответствующих транзисторов логарифмирующих транзисторных пар.Конструктивные отличия предлагаемого устройства поэнолили повысить точность умножения аналоговых сигналов примерно н 10 раэ. Проведенные эксперименты показали, что при изготовлении логарифмкрующих элементов даже иэ дискретных транзисторов приведенная относительная погрешность тредлагаемого устройства не превышает 0,1 в широком диапазоне входных напряжений. При построении устройства полностью в виде полупроводниковой интегральной микросхеьы следует ожидать еще более ниэкке значения приведенной относительной погрешности умноженияТаким образом, предлагаемое устройство обладает более высокой точностью умножения в широком диапазоне входных напряжений.978160 усилительные блоки, информационныевходы которых являются соответственно первым и вторым входами устройства, два дифференциальных источникатока, выходы которых подключенысоответственно к входам питания первого 5и второго входных усилительных блоков,блок умножения, выход которого является выходом устройства, первыйвход блОка умножения подключен квыходу первого усилительного блока, 1 Овторой вход блока умножения подключен к выходу второго входного усилительного блока, выход питания блока умножения подключен кшине питания,о т л и - .ч а ю щ и й с я тем, что, с целью 5повышения точности в широком динамическом диапазоне входных сигналов,в него введены резистор смещения идве логарифмирующие транзисторныепары, при .атом эмиттеры первых транзисторов первой и второй логарифмирующих транзисторных пар подключеВКИИПИ Заказ 9220/65Тираж 731 Подписноеюаеюю щ вФ илиал ППП "Патент",. Ужгород ул. Проектная,ны соответственно к базам вторыхтранэисторон первой и второй логарифмирующих транзисторных пар, коллекторы первых транзисторов первойи второй логарифмирующих транзисторных пар объединены, коллекторывторых транзисторов первой и второйлогарифмируюших транзисторных пар объ-единены, базы первых транзисторов первой и второй логарифмирующих транзисторных пар объединены и через резисторсмещения подключены к шине питания,а эмиттеры вторых транзисторовпервой и второй логарифмирующихтранзисторных пар подключены к первому входу блока умножения.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРВ 754435, кл. 6 06 6 7/16, 1977.2. Гребен А,Б, Проектирование аналоговых интегральных схем, МЭнергия, 1976, с.147 (прототип),