Вычислительное устройство

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскииСоциалистическихРеспублик о 1978159(22) Заявлено 11.06,81 (21) 3297544/18-24с присоединением заявки Нов(23) Приоритет -Опубликовано 311132, Бюллетень Йо 44Дата опублмкованмя опмсанмя 30. 11, 82 Щ М. Кл.з С Об 6 7/12 Государственный комитет СССР но делам изобретений и открытий(Томский ордена Октябрьской Революции и ордена-Трудоэого.:-:Красного Знамени политехнический институт им. С,И,Кирова(54 ) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО Изобретение относится к антоматике и вычислительной технике и служит для нычисления выражений вида г - П "Х (1)где ХнУнХт,+1 - входные сигналы;и, - показатель степени (п)0);в - количество входныхсигналов,с помощью логарифмического алгоритма2 аос 1109 Е н(109 с,Х - 109++ 109 зХн,+,3. (2)Изйестйо вычислительное устройство, содержащее коммутатор, логарифмический преобразователь, переключатель, масштабный делитель, интегрозапоминающий блок, блок сравнения, источник опорного сигнала и интегратор 11,Недостаток устройства - малоебыстродействие и низкая точность.Наиболее близким к предлагаемому по технической сущности являетсявычислительное устройство, содержащее коммутатор нходных сигналов,тп входов которого являются входамиустройства, а выход соединен совходом-выходом обратимого логарифмического преобразователя, выходвход которого соединен со входомпереключателя, щ + 1 выходы переклйчателя соединены с входами щ + 1усилителей выборки-хранения, а в .++ 2 выход с ныходом масштабно суммирующего блока, прияем выходы усилителей выборки-хранения соединены свходами масштабно-суммирующего блока (21.Использование обратимого логарифмического преобразователя хотя ипозволяет упростить устройство иуменьшить погрешность преобразования, но требует для й-входных сигналон щ + 2 тактон в цикле работы устройства. Это ограничивает быстродействие устройства.Цель изобретения - повышение быстродействия устройства.Поставленная цель достигаетсятем, что в вычислительное устройство, содержащее первый переключатель,первый и второй неподвижные контакты которого являются соответственновходом и выходом устройства, обратимый логарифмический преобрарователь, вход-выход которого подключен 30 к неподвижному контакту первого пе 978159памяти, ключи 10 и 11 и инвертирующий усилитель 12.Каждый из логарифмических преобразователей содержит операционныйусилитель 13, масштабный резистор 14и логарифмирующий диод 15.Обратимый логарифмический преобразонатель содержит операционныйусилитель 1 б, логарифмирующий диод 17 и масштабные резисторы 18,Устройство работает следующим образом,Входные сигналы Х,1 - Хчерезпереключатели 14 - 1в течениепервого такта поступают на входы логарифмических преобразователей 22, ФУнкция преобразования кото, рых описывается выражениемУ = К)одс,х + , (3)где К - мультипликативная., й - аддитинная погрешности логарифмического преобразователя. Результатыпреобразования сигналов Х- Х ,1 поступают н масштабно-сумьщрующийблок с запоминанием, н котором онимасштабируются в соответствии с показателями степени и- п входныхсигналов и суммируются с результатом преобразования обратимого логарифмического преобразователя 2, ,пК,1 одо,Х,1 + й + ,, + пК 1 од Х,+Ф М+ К,) од Х. + М р+1, (4)Полученная сумма (4) запоминаетсв масштабно-суммирующем блоке 3.Во второй такт работы устройствавходные сигналы У - У,через переключатели 1 - 1, поступают в масштабно-суммирующий блок 3, где масштабируется в соответствии с показателями степени и " и, и вычитаютсяиз сформированной в первом также суммы (4)(пДЕщ,Х.И.- К Е.,Ч)Кщ 1 Чс Уп+1 тФ 1Полученный сигнал У с нхода-выхода масштабно-суммирующего блока 3поступает на вход-выход б обратимого логарифмического преобразователя 2 , где потенциируется. По 50 скольку обратное преобразование обратимого логарифмического преобразователя 2 1 описывается выражением(б) ка управления подключен к управляющим входам переключателей и к управляющему входу масштабно-суммируЮщегоблока, введены щ переключателей и щлогарифмических преобразователей,первые и вторые неподвижные контакты т переключателей являются соотнетственно перной и второй группами входов устройстна, подвижные контакты щ переключателей подключены соответственно к входам щ логарифмических преобразователей, выходы которых подключены к соответствующим входам масштабно-суммирующего блока, управляющие входы щ переключателей подключены к выходу блока уп, равления.25Кроме того, масштабно-суммирующий блок содержит щ + 2 масштабных резисторов, резистор обратной связи, инвертирующий усилитель, дна ключа и элемент памяти, первые выводы щ+ 30 + 2 масштабных резисторов объединены и подключены к входу инвертирующего усилителя и к информационному входу первого ключа, выход которого через резистор обратной свя 60 65 реключателя, второй переключатель,масштабно-суммирующий блок и блокуправления, подвижный контакт второ го переключателя подключен к выходу.входу обратимого логарифмическогопреобразователя, а первый и второйнеподвижные контакты второго переключателя подключены соотнетстненно к первому входу и к выходу масш табно-суммирующего блока, выход блоэи подключен к входу иннертирующего усилителя и к выходу второго ключа, который янляется выходом масштабно-суммирующего блока, информационный вход второго ключа подклю".чен к выходу элемента памяти, входкоторого подключен ко второму выноду (щ + 2)-го масштабного резистора, второй вывод (щ + 1)-го масштабного резистора является первымвходом масштабно-суммирующего блока, вторые выводы щ масштабных резисторов являются соответствующимивходами масштабно-суммирующего блока, управляющие входы ключей объединены и являются управляющим вхо.дом масштабно-суммирующего блока. На чертеже приведена функциональная схема вычислительного устройства.Устройстно содержит переключатели 1 - 1+,логарифмические преобразователи 2- 2, обратимый логарифмический.преобразователь 2,+,масштабно-суммирующий блок 3, блок 4 управления, вход-выход 5 и выход- вход б обратимого логарифмического преобразователя.Масштабно-суммирующий блок 3 содержит масштабные резисторы 7, резистор 8 обратной связи, элемент 9 то, подставляя в (б) выражение (5), получает ь к,К,у Х К п+ При условии равенства мультипликативных погрешностей К , КъКи выражение (7) переписйвается следующим образом:Хп Хг (-7 д - )( ) х (8)ФНаибольший положительный эффект достигается при применении в предлагаемом вычислительном устройстве логарифмических преобразователей, использующих логарифмические свойства приборов с р-и переходом, вольт-амперная характеристика которых описывается выражением 0 = КВп 3.+й,(9) 1 сТ 1 сТгде К М 1 пЛ,9 9К - постоянная Больцмана,1,38062 10 з,цж,Ф;9 - постоянная, равная единицезаряда 1, 6 0219 . 10- "з К;Т - абсолютная температура К: ОС + 273,1;обратный ток насыщения перехода, имеющий сильную зависимость от температуры и зависит от параметров индивидуальных приборов одного типа.Зависимость от температуры тока3 (удвоение на каждые 10 ОС) и мульо Как следует из последовательности преобразования сигналов, результаты логарифмирования входных сигналов Х, Хп 1+ вводятся в масштабно- суммирующий блок с запоминанием в первый такт, во второй же такт осуществляется логарифмирование сигналов. М - У, и потенциирование линейной комбинации логарифмов всех входиых сигналов, Таким образом, сигиалы Х - Х,+1 преобразуются с прерыванием, т.е. операции логарифмирования сигналов и антилогарифмирования их линейной комбинации разнесены во времени, а для сигналов У -фУ, этот процесс происходит одновременно. Поэтому в течении второго такта осуществляется фактически непрерывное преобразование входных сигналов У. - У,.Преимуществом предлагаемого устройства в сравнении с прототипом является не только сокращение числа рабочих тактов до двух независимо от количества входных сигналов, но и возможность работы с периодической коррекцией, когда длительность 2-го рабочего такта намного превышает длительность 1-го такта коррекции.Входные сигналы Х 1 + Х,+в этом случае могут задаваться как постоянными (масштабными коэффициентами), так и изменяющимися с частотой, много меньшей частоты коммутации ключей в схеме устройства. При этом полностью компенсируются аддитивные и в основном мультипликативные ошибки логарифмических преобразователей.1 сТтипликативного члена (О, 33 ь,.9каждый градус) приводит к суммарной погрешности около 8 С.Основная составляющая погрешности полупроводниковых логарифмических элементов обусловлена температурой нестабильностью аддитивного члена й (выражение 9).В известном устройстве, взятом в качестве прототипа, компенсация ад-, дитивного М и мультипликативного К членов осуществляется использованием одного логарифмического элемента для логарифмирования входных сигналов 1 О 15 20 и антилогарифмирования их суммы.Это позволяет полностью исключить влияние температурной нестабильности логарифмического элемента,но приводит к снижению быстродействия.В других логарифмических вычислительных устройствах для компенсации аддитивной погрешности логарифмических элементов используют разность логарифмов двух входных сигналов, полученных идентичными логарифмическими усилителями, а муль 25 3 10 ВТ 65 типликативная ошибка компенсируется при потенциировании линейной комбинации логарифмов входных сигналов,При этом необходижгм требованиемдля достижения полной компенсацииявляется идентичность параметров применяемых логарифмических элементов.Важным обстоятельством являетсято, что требования к идентичностиприменяемых элементов для компенсации различных составляющих погрешностей логарифмических элементовразличны. Температурная нестабильность аддитивной погрешности й оп О ределяется в этом случае в основномнеидентичностью применяемйх логариф- мических элементов, например, длятранзисторов разностью падений напряжений на переходах эмиттер - ба за. При этом даже лучшие пары интегральных транзисторов не обеспечивают полной идентичности. Так, например, разность падений напряжений на переходах эмиттер - база 50 интегральной пары транзисторовК 1 НТ 591 А равна 3 мВ, что приводит к погрешности логарифмирования,приведенной ко входу, порядка,10,Компенсация разности падений на пряжений на р-и переходах пары логарифмических элементов возможна,но это приводит к усложнению устройства и его настройки, При этомостается температурная чувствитель О ность разности падений напряжений,которая составляет, например, дляинтегральной пары К 1 НТ 591 А величи- нуТакое значение температурной чувствительности приводит к погрешНостилогарифмирования, приведенной ковходу, равной 0,04%ОС,Лучшие зарубежные логарифмическиеустройства, н которых используетсяс целью компенсации аддитивной погрешности Н разность логарифмовдвух входных сигналов, имеют температурный коэффициент погрешности0,02. Таким образом, данный параметр не позволяет строить логарифми-,ческие вычислительные устройства,имеющие погрешность менее 0,1 В вшироком интервале температур. Следует также отметить, что транзисторы, выполненные н интегральномисполнении,хотя и обладают меньшимразбросом аддитивной погрешности й,но имеют большую погрешность несоответствия логарифму, принципиальнонеустранимую и дополнительно снижающую точность. Некоторые же дискретные элементы, например диодыАД 610, имеют погрешность несоответствия логарифму, что позволяетиспользонать их н широком диапазонесигналов с большой точностью и к тому же обладают лучшими частотнымисвойствами н сравнении с интегральными парами транзисторов. Но выполнение равенства аддитивной погрешности дискретных логарифмических элементов практически трудновыполнимо как по условию поддержания одинаковой температуры этих элементов (с точностью не хуже 0,005 С)так и по их временному дрейфу, Всравнении с адцитинной погрешностьюй мультипликатинная погрешность вносит в результат логарифмированияпогрешность н 24 раза меньшую. Поскольку, как следует из выражения. К зависит только от температуры, торазличие этого параметра для двухлогарифмических элементов обусловлено неодинаковостью их температур,Причем требования по обеспечениюодинаковой температуры логарифмических элементов для компенсаций сдостаточной точностью мультипликативной погрешности К менее жесткие,чем для аддитивной погрешности И.Так, для достижения погрешности0,033 достаточно поддержание разности температур 0,1С, что сраннительно легко выполнимо. В предлагаемом устройстве компенсация аддитивной составляющей й осуществляется также, как в прототипе, т,е,эа счет использования одного логарифмического элемента для логарифмирования двух входных сигналон, акомпенсация мультипликативной погрешности К с достаточной точностьюдостигается за счет поддержания одинаковой температуры логарифмических51015 элементов, причем требования по точ ности в этом случае не являются жесткими, Это позволяет использовать в полной мере преимущества дискретных логарифмических элементОв, а именно, быстродействие и малую погрешность несоответствия логарифму и превзойти характеристикинепрерывных вычислительных устройствпо быстродействию (н пределах рабочего такта) с одновременным увеличением точности в широком интервале температур.Представленный на чертеже вариант выполнения отдельных блоков устройства реализует выражение с непрерывным преобразованием сиг)0 налов У 1 - У,. Логарифмические преобразователи 2 1 - 2, выполнены наоперационных усилителях с логарифмическими элементами в обратной связи. Обратимый логарифмический преобразователь 21 вЫполнен по схеме обратимого функционального преобразователя. В качестве логарифмическихэлементОв в логарифмических преобразователях применяются логарифмические диодыМасштабно-суммирующий блок работает следующим образом,Ключи 10 и 11 замкнуты соответственно в первый и второй такты,вследствие чего н первый такт н обратной связи инвертирующего усилителя подключается элемент 9 памяти,а но второй масштабный резистор 8.Положение ключей на чертеже соответствует нернОму такту работы устрой 40 ства,Устройство работает следующим образом.В первый такт результаты логарифмирования сигналов Х 1 - Х,+ посту 45 пают на в + 1 входов масштабно-суммирующего блока 3, в котором онимасштабируются с помощью масштабирующих резисторов, суммируются, ирезультат суммирования, соотнетст 50 нующий выражению (4 ), запоминаетсяв элементе 9 памяти. Во второй тактпроисходит переключение переключателей 1) - 1 щ , н результате чегона вход устройства поступают сигналы У 1 - У результаты логарифмирования которых поступают на щ-входов масштабно-суммирующего блока 3,выход которого подключается к выходу-входу б обратимого логарифмического преобразователя 2,1, вход-выход 5 которого подключается к выходу 2 устройства.Таким образом, на вход масштабно-суммирующего блока 3 поступаютрезультаты логарифмиронания сигналов651 У - У и запомненный на элементепамяти сигнал, соответствующий выражению 1 4 ), в результате чего на выходе масштабно-суммирующего блока 3 возникает сигнал, соответствующий выражению ( 5). Этот сигнал поступает на выход-вход 6 обратимогологарифмического преобразователя 2,л, потенциируется и результат преобразования поступает на выход 2. устройства.Предлагаемый вариант устройства без существенных изменений принципиальной схемы реализует также выражение видаг - -"( - "и-) Х,(12)"юс .непрерывным преобразованием сигналов У - У , Для этого достаточно поменять полярность включения диодов в обратимом логарифмическом преобразователе 2 н,и полярность сиг нала Хп,.Следует добавить, что при изменении полярности входного сигнала и полярности включения диода в одном из логарифмических преобразователей 2 - 2, знак степени этого сомножителя меняется на противоположный.Таким образом, гредложенный вариант устройства является универсальным, так как реализует все множительно-делительные и степенные операции с незначительными переключениями в принципиальной схеме. Формула изобретения 1. Вычислительное устройство, содержащее первый переключатель, первый и второй неподвижные контакты которого являются соответственно первым входом и выходом устройства, обратимый логарифмический преобразователь, вход-выход которого подключен к неподвижному контакту первого переключателя, второй переключатель, масштабно-суммирующий блок и блок управления, подвижный контакт второго переключателя подключен к выходу-входу обратимого логарифмического преобразователя, а первый и второй неподвижные контакты второго переключателя подключены со 25 30 35 40 45 50 ответственно к первому входу и к выходу масштабно-суммирующего блока,выход блока управления подключен куправляющим входам переключателейи к управляющему входу масштабносуммирующего блока, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия, в него введены щ переключателей и е логарифмических преобразователей, первые ивторые неподвижные контакты в переключателей являются соответственнопервой и второй группами входов устройства, подвижные контакты в переключателей подключены соответственно к входам а логариФмических нреоьразователей, выходы которых подключены к соответствующим входам масштабно-суммирующего блока, управляющие входы в переключателей подключены к выходу блока управления, 2, Устройство по п. 1, о т л ич а ю щ е е с я тем, что,масштабно-суммирующий блок содержит а + 2масштабных резисторов, резистор обратной связи, инвертирующий усилитель, два ключа и элемент памяти,первые выводы в + 2 масштабных реэисторов объединены и подключеяы квходу инвертирующего усилителя и кинформационному входу первого ключа,выход которого через резистор обратной связи годключен к входу инвертирующего усилителя и к выходувторого ключа, который является выходом масштабно-суммирующего блока,информационный вход второго ключаподключен к выходу элемента памяти,вход которого подключен к второмувыводу в + 2-го масштабиого резистора, второй вывод гп + 1-го масштабного резистора является первымвходом масштабно-суммирующего блока,вторые выводы в масштабных резисторов являтся соответствующими вхо-.дами машстабно-суммирующего блока,управлягщие входы ключей объединены и являются управляющим входоммасштабно-суммирующего блока.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 467936, кл. С 06 С 7/24, 1972.2. Авторское свидетельство СССРпо заявке Р 2695346/18-24,кл. С 06 С 7/24, 1979 (прототип).978159 ор Н,Король,дактор И. Ковальчук Заказ 9220/б сноеЕЕ Филиал ППП "Патент", г. Ужгород, ул. Проектна ВНИИПИ Го по дел 113035, Москставнтель Т, Сапуновахред С.Мигунова К Тираж 731 дарственного комитета изобретений и открыти ж, Раушская.наб.