Система для приема и накопления информации

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сакэ СаеатскнкСецимнстнческив(61)Дсеолнитвльное к авт. свид-ву (22) Заявлено 260680 (21)2946997/18-24 с присоединением заявки Нов И 11 М.кп. 6 08 С 15/00 Государственный комитет СССР оо ледам изобретений я открмтийОпубликовано 150782, Бюллетень Мо 26 Дата опубликования описания 150782о-юА.с. Бряэгин, В.н, Иванов, В.м, шершаковВ.П.;соловьевн В.Н. Яхрюшинн(72) Авторы изобретения л тИнститут ьк слеримеительной метеоролотни( 54) СИСТЕМА ДЛЯ ПРИЕМА И НАКОПЛЕНИЯ ИНФОРМАЦИИ Изобретение относится к информационно-измерительной и вычислитель"нрй технике и может быть ксПользовано,например, для приема накойлеНИЯ К Обработки данных по отдЕлЬноМурегиону наблюдательной сети всемирной службы погоды.Известна система уплотнения данных, которая содержит блок памяти,адресный регистр, регистр кода повторителя, логический блок управлениякодом повторителя, блок УПравления,элемент И, регистр адреса приращения, числовой регистр 1),Недостатком системы является не.обходимость запоминания в блоке памяти специальных кодов повторителей. Уплотнение записи информационного кода приводит к появлению дополнительных признаков - кодов указате" лей, снижающих эффективность этого уплотнения, повыаающих время выбор" ки кнформационного кода кэ блока памяти иэ-за необходимости анализа дополнительных .признаков.Увеличение времени выборки и, как следствие, обработки данных делает невозможным использование такой системы для оперативного анализа экстремальных метеорологических явлений.Наиболее близким к предлагаемойсистеме является устройетво сжатия ннформацик, содержащее псевдослучайный,преобразователь, подключенный через входной регистр к источнику информации, выход блока псевдослучайного преобразователя через последовательно соединенные регистр адреса и блок памяти соединен с первйм входом регистра числа, второй вход которого. объединен с первьв входом блока вычисления кодового расстояния и подключен к входу блока псевдослучайного преобразования, выходы которого соединены с третьим и четвертым входами регистра числа, пятый вход которого соединен с выходом регистра сдвига, хронизатор соединен с вторым входом бпока вычисления кодового расстояния и первым входом регистра сдвига, второй вход которого соединен с вторым выходом 25 блока псевдослучайного преобразователя 2).В этом устройстве входныв информационные коды Ц, (х),0(х),0(х) последовательно во временй поступают на вход блока псевдослучайногоПреобразова теля, где формируетсяадрес в соответствии с входным информационным кодск, Содержимое блокапсевдослучайного преобразования поступает в регистр адреса, При этомфункциональная связь между информа-5ционным входным кодом 0(х) и,содержимым В(х) регистра адреса обеспечивается за счет жесткой внутренней структуры блока псевдослучайногопреобразования, реализующего выразе ОниеВ(х) = 0 (х) -Я; (х)- Т(х), (1)где вид многочлена Т(х) определяетструктуру блока преобразования,В выражении (1) величина В(х), )5являющаяся остатком от деления многочлена Р(х) на многочлен Я(х), используется в качестве прямого адресапамяти.Вид многочлена Т(х), определяющего структуру блока преобразователя,выбирается таким образсм, чтобы получить равномерное распределение адресов В(х) по всему диапазону ячеек; блока памяти. При разрядности регистра адреса В(х),= 4 многочленТ(х) имеет следующий видТ(х) =1 Т (х) +О Т(х)+1 Т(х)+1.Время доступа к произвольнойячейке блока памяти в известной системе уменьшается за счет обеспеченийодновременно со сжатием информациижесткой функциональной (в соответ"ствии с (1) связи между входнымсообщением и адресом ячейки памяти. 35Недостатком такой системы является неоднозначность функционального преобразования информационныхкодов в адреса ячеек блока памяти,что приводит к уменьшению быстродействия устройства. Это вызванонеобходимостью просмотра дополнительных областей памяти и модификации адресов в случаях конгруэнтностиВ (х),45Цель изобретения - увеличениебыстродействия системы,Поставленная цель достигаетсятем, что в систему для приема и накопления информации, содержащуювходные регистры, первьа входы которых подключены к источникам информации, выходы входнис регистров соединены с соответствующими первымивходами Формирователя промежуточногоадреса и соответствукщими первымивходами регистра числа, вторые входыкоторого соединены соОтветственнос первыми входами и выходами блокапамяти, регистр адреса, выходы кото"рого соединены с вторыми входами бОблока памяти, хрониэатор, введенформирователь адреса, остатка, выходы формирователя промежуточногоадреса соединены с первыми входамиформирователя адреса остатка, выходы которого соединены с входами регистра адреса, первый, второй, третий и четвертый вьиоды хронизаторасоединены соответственно с третьимвходом регистра числа, вторым входомформирователя адреса остатка, вторымвходом формирователя промежуточногоадреса и объединенными вторыми входами входных регистров.На чертеже приведена блок-схемапредлагаемой системы.Система содержит входные регистры1 -1 , регистр 2 числа, хрониэатор3, формирователь 4 промежуточногоадреса, формирователь 5 адреса остатка, регистр б адреса, блок 7 памяти.Входные двоичные регистры 1 -1,предназначены для хранения и одновременной записи входных информационных сообщений Р (х) - Р,(х).Формирователь 4 служит для фо 15 мирования промежуточного адреса В(х)из последовательной записи и кодов0 (х),0 (х),0(х)0 (х), являющегося составным кодом при кодадресном преобразовании входных сообщений в номер ячейки блока 7 памяти.Формирователь 5 предназначен дляформирования адреса.В (х) иэ промежуточного адреса В(х), при этом разрядность В (х) выбирается равнойразрядностй регистра б адреса.Регистр адреса б служит для хранения В (х) адреса обращения к блоку7 памятй, который осуществляетхранение информации.Регистр 2 числа обеспечивает кратковременное запоминание при считывании или записи из блока 7 памятисоставного ключа", поступающегоодновременно в регистр 2 числа.Хрониэатор 3 предназначен дляуправления и временной синхронизацииостальных блоков системы,Система работает следующим образом.Входные сообщения 0(х),Ц; (х)0,(х), характеризующие исследуемыйфизический объект по ряду признаков,например 01 (х) - географическиекоординаты, Р (х) - номера станцийвсемирной службы погоды, Р(х) - типи временные параметры измерений,0(х) - двоичные значения физическихвеличин, поступают на регистры)Необходимым условием эффективнойработы предлагаемой системы являетсяналичие нуле вых зн ачений кодов винформативных сообщениях Р(х),Рд (х) , Р (х),Р(х) . При этомобщее количество входных ненулевыхинформационных сообщений не должнопревышать общее количество ячеекблока 7 памяти.По сигналам с выхода хронизатора3 эти сообщения поступают в форми943800 Формула изобретения ВНИИПИТираж 642 рователь 4, который формирует промежуточный адрес В (х) из составногокода в соответствии с выражениемВ (х) =Э (х)0,(х)-0(х)+Т(х), (2)При этом, поскольку при многоразрядном составном коде некоторью 5егоразряды являются нулевыми,количество конгруэнтных В(х) будетуменьшено.После получения сигнала с третьего выхода блока 3 управления содержимое формирователя 4 поступает навход формирователя 5, формирующегоадрес В (х) из величины В (х), затем по сигналу с второго выходахронизатора 3 содержимое формирователя 5 переписывается в регистр6 адреса,По адресу, запомненному на регистр6 адреса, из блока 7 памяти содержимое ячейки поступает на регистр 2числа. Для занесения составного кода По адресу на регистре 6 в блок 7памяти с второго выхода хронизатора3 на регистр 2 числа поступает разрешающий сигнал,25При равной вероятности появлениянулей в разрядах составного ключа,что эквивалентно равной вероятностипоявления нулевых сообщений0(х), Ц; (х) , П,(х), количество конгруэнтных адресов уменьшаетсяпропорционально отношению разрядностей формирователей адреса.Таким образом, быстродействиесистемы увеличивается за счет устранения неоднозначности при преобразовании информационных кодов в адреса ячеек блока 7 памяти благодарявведению дополнительного формирователя адреса для организации двухилиал ППП "Патент",.Ужгород,ул.Проектна уровневого процесса формированияадреса. Система для приема и накопленияинформации, содержащая входные регистры, первые входы которых подключены к источникам информации, выходы входных регистров соединены ссоответствующими первьии входамиформирователя промежуточного адресаи соответствующими первыми входамирегистра числа, вторые входы которогосоединены соответственно с первымивходами и выходами блока. памяти,регистр адреса, выходы которого соединены с вторыми входами блока памяти, и хронизатор, о т л и ч а ющ а я с я тем, что, с целью повышения быстродействия системя, в неевведен формирователь адреса остатка,выходы формирователя промежуточного.адреса соединены с первыми входамиформирователя адреса остатка, выходы которого соединены с входами регистра адреса, первый, второй, третий и четвертый выходы хронизаторасоединены соответственно с третьимвходом регистра числа, вторым входомФормирователя адреса остатка, вторымвходом формирователя промежуточногоадреса и объединенными вторыми входами входных регистров.Источники .информации,принятые во внимание при экспертизе1, Патент США Р 3564512,кл. 340-1725, опублик. 1970.2. Авторское свидетельство СССРР 482786, кл, 6 08 С 15/02, 1972