Устройство для проверки полноты тестов

Союз СоветскихСоциалистическихРеспублик ОП ИКАНИЕИЗОБРЕТЕИИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 92 О 733ио делам изобретений н открытий(54) УСТРОЙСТВО ДЛЯ ПРОВЕРКИ ПОЛНОТЫ ТЕСТОВ Изобретение относится к вычислительной технике и может быть использованодля составления тестов сложных цифровыхсисте м.Известно устройство для контроляцифровых модулей и проверки качестватестов, модель объекта контроля, блоксравнения, эталонный блок, счетчики обнаруженных и вводимых неисправностей,блок управления, блок ввода неисправкостей К,.Недостатком данного устройства является большое время, требуемое для оценки полноты тестов, обусловленное необходимостью перебора множества заданныхнеисправностей,Наиболее близким к предложенномуявляется устройство формирования тестов,содержащее генератор случайных чисел,счетчики тактов, блок управления 2.Недостатком такого устройства является также большое время формированияоптимального теста, связанное со случайным перебором большого количества различных вариантов тестов и последующей их оценкой по всему множеству неисправностей.Цель изобретения - сокращенне времени проверки.Эта цель достигается тем, что в устройство для проверки полноты тестов,содержащее генератор тестов, выходыкоторого подключены к информационнымвходам модели объекта контроля и эта- тОлонного объекта контроля, выходы модели объекта контроля и эталонного объекта контроля соединены с соответствующими входами схемы сравнения, выходкоторой соединен со входом счетчикачисла обнаруженных неисправностей ипервым входом блока управления, первый,второй выходы и второй вход которогосоединены с соответствующими входамии выходом генератора тестов, второйвыход блока управления соединен совходом счетчика числа введенных неисправностей, управляющий вход, модели объекта контроля соединен с выходом блока3 9 ввода неисправностей третий и четвертый входы блока управления являются входом пуска и входом задания числа неисправностей устройства, дополнительно введены датчик случайных чисел и делитель, причем выходы счетчика числа обнаруженных неисправностей и счетчика числа введенных неисправностей соединены с соответствующими входами делителя, выходы которого являются выхода ми устройства, вход и выход датчика случайных Мисел соединены соответственно со вторым выходом блока управления и входом блока ввода неисправностей.На чертеже приведена структурная схема устройства для проверки полноты тестов.Устройство содержит генератор 1 тестов, модель 2 объекта контроля, стандартные микромодули 3, коммутатор 4, схему 5 сравнения, эталонный объект 6 контроля, счетчик 7 числа обнаруженных неисправностей, счетчик 8 числа введенных неисправностей, делитель 9, датчик 10 случайных чисел, блок 11 ввода неисправностей, блок 12 управления, элемент 13 задержки, элемент ИЛИ 14, счетчик 15 установки числа неисправностей, триггер 16 управления, элемент ,И 17, элемент ИЛИ 18. 20733 а Устройство работает следующим образом.На счетчик 15 установки числа неисправностей по четвертому входу блока 12 управления записывается число А,-о, где 1 = 2 , 1 с- число разрядов счетКчика 15 установки числа неисправностей,- число вводимых неисправностей. Затем на третий вход блока 12 управления подается сигналвпуск", который устанавливает в нулевое состояние триггер 16 управления и через элемент ИЛИ 18, соединенный со вторым выходом блока 12 управления, поступает на входы датчика 10 случайных чисел, счетчика 8 числа введенных неисправностей, счетчика 15 установки числа неисправностей и на второй вход генератора 1 тестов, осуществляя его сброс. После этого сигнал с выхода элемента 13 задержки, соединенного с первым выходом блока 12 управления осуществляет запуск генератора 1 тестов. Датчик 10 случайных чисел формирует равновероятное число, соответствующее номеру неисправностей объекта контроля. Код, соответствующий случайно выбранному номеру неисправности, подается на вход блока 11 ввода 5 -10 ( 15 го 25 ЗО 35 40 45 50 55 неисправностей, который формирует управляющий сигнал для коммутатора 4 модели2 объекта контроля. Коммутатор 4 в соответствии с управляющим сигналом щ)оизводит разрыв или короткое замыканиеотдельных цепей, соединяющих стандарт.Эные микромодули 3, имитируя тем самымслучайно выбранную неисправность типа"обрыв или "короткое замыкание",Генератор 1 тестов начинает генерировать входную последовательность сигналов проверяемого теста, которая поступает одновременно на одноименные входымодели 2 объекта контроля и эталонногообъекта 6 контроля. Сигналы с выходовмодели 2 объекта контроля и эталонногообъекта 6 контроля подаются в схему 5сравнения, При обнаружении введеннойнеисправности схема 5 сравнения формирует сигнал, поступающий на вход счетчика 7 числа обнаруженных неисправностей и на первый вход блока 12 управления, где через элемент.ИЛИ 14 и элемент И 17 поступает на вход элементаИЛИ 18. Сигнал с выхода элементаИЛИ 18 так же, как и по сигналу "Пуск,осуществляет сброс генератора 1 тестов,включает датчик 10 случайных чисел дляформирования следующего случайного номера неисправности, прибавляет единицук содержимому счетчика 8 числа введенных неисправностей и счетчика 15 установки числа неисправностей и поступаетна вход элемента 13 задержки.Блок 11 ввода неисправностей вводитв модель 2 объекта контроля новую случайно выбранную неисправность. Сигналс выхода элемента 13 задержки поступает на генератор 1 тестов для повторной генерации проверяемого теста.Далее процесс работы устройства повторяется,Если введенная в модель 2 объектаконтроля неисправность не обнаруживается, то блок 12 управления получает сигнал для продолжения проверки не с выхода схемы 5 сравнения, а с выхода генератора 1 тестов. после выработки всехсигналов теста.После проверки заданного числа О неисправностей происходит переполнениесчс.тчика 15 установки числа неисправностей, и си ал с его выхода устанавливает в едини: ное состоише триггер 16управления, запресцая прохождение сигналов через элемент И 17. Сигналы напусковой вход генератора 1 тестов перестают поступать и формирование тестовыхпоследовательностей прекращается,920 10 5К этому времени на счетчике 7 числа обнаруженных неисправностей записано число,гй обнаруженных неисправностей, а на счетчике 8 числа введенных неисправностей - общее число й введенных неис правностей, на делителе 9 - относительное число : п(л Йобнаруженных неисправностей, определяющее полноту теста. Формула изобретения Устройство для проверки полноты тестов, содержащее генератор тестов, выходы которого подключены к информационным входам модели объекта контроля и эталонного объекта контроля, выходы модели объекта контроля и эталонного объекта контроля соединены с соответствующими входами схемы сравнения, выход 20 которой соединен со входом счетчика числа обнаруженных неисправностей и первым входом блока управления, первый, второй выходы и второй вход которого соединены с соответствующими входами и выходом генератора тестов второи 733 6выход блока управления соединен со входом счетчика числа введенных неисправностей, управляющий вход модели объекта контроля соединен с выходом блока ввода неисправностей, третий и четвертый входы блока управления являются входом пуска и входом задания числа неисправностей устройства, о т - л и ч а ю щ е е с я тем, что, с целью сокращения времени проверки, в него введены датчик случайных чисел и делитель, причем выходы счетчика числа обнаруженных неисправностей и счетчика числа введенных неисправностей соединены с соответствующими входами делителя, выходы которого являются выходами устройства, вход и выход датчика случайных чисел соединены соответственно со вторым выходом блокауправлеиия и входом блока ввода неисправностей.Источники информации.принятые во внимание при экспертизе1. Авторское свидетельство СССР М 519713, кл. С 06 Р 1100, 1977.2, Авторское свидетельство СССР Мс 477413, кл. С 06 Р 11/00, 1976.ВНИИПИ Заказ 2345/57 Тираж 732 Подписное Филиал ППП "Патент", г. Ужгород, ул, Проектная, 4