Устройство для вычисления модуля комплексного числа

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоввтскиаСфцнаяистичвскикРвсяубямк(23)Приоритет 6 06 Р 7/49 9 нуааравйнвй кемитет сир йв аеем зебретвавВ я еткрытяВОпубликовано 07.03.82. бюллетень М 9 Дата ояубликования описания 07.03.82(72) Авторы изобретеии Ю.И А.Н. Иелещкевич, И.Ф.анов и О.В. Цыганов амовиА.Н. есский ордена Трудового Красного политехнический институт(7) Заяви РОЙСТВО ДЛЯ ЮЧИСЛЕНИ КОМПЛЕКСНОГО ЧИСЛ вычисли относитсе Изобретени тельной техниИзвестно у ления квадрат квадратов д гистры, сум менты 1 1. ля вычис из суммы держащее ре 5 ческие элетройство дого корнячисел, соорц и логи ву ма Известно также устройство для вычисления модуля комплексного числа, которое содержит два регистра, два сумматора, два коммутатора, два блока сдвига, элементы НЕ, блок анализа знака, причем знаковые разряды ре гистров соединены с входаии блока анализа знаков, выход его соединен с управляющими входами коммутаторов, на остальные входы коммутаторов поступают сигналы с выходов блоков сдвига, а также с выходов схем НЕ, подключенных к выходам блоков сдвига,36 входы блоков сдвига соединены с выходами регистров, выходы коммутаторов соединены с входами сумматоров,вторце входы которых соединены с выхо"дами регистров 12 1.Недостатком известных устройствявляется их значительная сложность.Цель изобретения - упрощение устройства,указанная цель достигается тем,что в устройстве для вычисления моду.ля комплексного числа, содержащемрегистры, сумматоры и коммутаторы,причем входц первого-и второго регистров подключены к первому и второму информационным входам устрой"ства, прямые выходы разрядов первогорегистра пбдключенц к группе первыхвходов первого суиматора соответственно, выход первого коммутатораподключен к первоиу входу второгосуииатора, прямые выходы разрядовпервого регистра подключены к первымгруппам информационных входов пер"вого и второго коммутаторов, вторыегруппы информационных входов которыхподключены к прямым выходам разрядов911516второго регистра, инверсные выходы которого подключены к группе вторых входовпервого сумматора, выход которого подключен к управляющим входам первого и второго коммутаторов,вы ход второго коммутатора подключан к второму входу второго сумматора, выход которого подключен к выходу устройства.На чертеже представлена структур ная схема предлагаемого устройства.Устройство содержит первый регистр. 1, второй регистр 2, первый сумматор 3 первый коммутатор 4,второй коммутатор 5 и второй сумматор 6,15Устройство работает следующим образом.8 начальный момент времени в первый регистр 1 и второй регистр 2 заносятся соответственно и-разряд- и ные мантисы прямых кодов действительной и мнимой составляющих компгексного числа,С выхода первого регистра 1 прямой код действительной составляющей 25 поступает на первые входы первого . сумматора 3, первого коммутатора 4. а (и) ставим разряда этого кодана второй вход второго коммутатора 5.С выхода второго регистра 2 ин- зв верснцй код мнимой составляющей поступает на второй вход первого сумматора 3, прямой код - на второй вход коммутатора 4, а (и) старших разряда этого кода - на второй вход3 второго коммутатора 5.Сигнал с выхода знакового разряда сумматора 3 поступает на управляющий вход коммутаторов 4 и 5. На выходе первого коммутатора 4 при соответствующем управляющем сигнале выраба-. тывается код максимальной комплексной составляющей, а на выходе второго коммутатора 5 - (в) старши% разряда меньшей комплексной составляющей. Сигналы с выходов коммутаторов 4 и 5. поступают на входы второГо суммато 4ра 6, результат сложения определяет значение модуля комплексного числа.Предлагаемое устройство позволяет производить вцчисление модуля комплексного числа при сокращении оборудования по сравнению с известным устройством,формула изобретенияУстройство для вычисления модуля комплексного числа, содержащее регистры, сумматоры и коммутаторы, причем входы первого и второго регистров подключены к первому и второму информационным входам устройства, прямые выходы разрядов первого регистра подключены к группе первых входов первого сумматора соответственно, выход первого коммутатора подключен к первому входу второго сумматора, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, прямые выходы разрядов первого, регистра подключены к йервым группам информационных входов первого и второго коммутаторов, вторые группы информационных входов которых подключены к прямым выходам разрядов второго регистра, инверснце выходы которого подключены к группе вторых входов первого сумматора, выход которого подключен к управляющим входам первого и второго коммутаторов, выход второго коммутатора подключен к второму входу второго сумМатора, выход которого подключен к выходу устройства.Источники информациипринятые во внимание при экспертизе1, Авторское свидетельство СССРИ 627477, кл. 6 06 Р 7/38, 19762. Авторское свидетельство, СССРИ 623202, кл. С 06 Р 7/38, 1976аэ 1129/ 1 ф 1 илиал ППП "Патент", г Ужгород, ул. Проектна Тираж 732 ВНИИПИ Государственного комит по делам изобретений и отк 035, Москва, В-Э 5, Раушская н